李國強(qiáng)，楊新杰

（1.上海交通大學(xué)微電子學(xué)院，上海 200030；2.上海華虹宏力半導(dǎo)體制造有限公司，上海 201203）

1 概述

當(dāng)前SoC（System on Chip，SoC片上系統(tǒng)）芯片發(fā)展日新月異，應(yīng)用迅速擴(kuò)展到各個領(lǐng)域，其集成度越來越高，集成的IP核種類越來越多。其中非易失性存儲器IP核作為片上系統(tǒng)的應(yīng)用代碼與數(shù)據(jù)存儲的IP核，是片上系統(tǒng)芯片的關(guān)鍵IP之一。集成非易失性存儲器IP核可以大大減小片上系統(tǒng)芯片所需的外圍芯片，提高了片上系統(tǒng)芯片的性價比，提高了芯片的競爭力。

0.18 μm BCD工藝平臺上，在標(biāo)準(zhǔn)工藝條件下，發(fā)現(xiàn)LogicEE IP核（Logic Compatible EEPROM，LogicEE）的數(shù)據(jù)保持力容易失效，懷疑是SAB膜中存在漏電路徑。經(jīng)過多種實驗驗證，加厚SAB膜是最有效的解決辦法。

2 評測原理

2.1 實驗?zāi)康?/h3>

驗證6種實驗條件下對LogicEE IP的數(shù)據(jù)保持力特性的作用與影響。

2.2 實驗對象

LogicEE IP核的數(shù)據(jù)保持力特性。

2.3 實驗條件

先做CP（Chip Probing）針卡測試，再針對測試結(jié)果較好的樣品做168 h數(shù)據(jù)保持力驗證。

（1）老襯底（55 nm SAB膜）；

（2）新襯底延長SAB膜生長前的清洗時間（55 nm SAB膜）；

（3）新襯底SAB膜的新生長材料（55 nm SAB膜）；

（4）新襯底標(biāo)準(zhǔn)工藝的SAB膜：55 nm；

（5）新襯底加厚的SAB膜：80 nm；

（6）新襯底加厚的SAB膜：100 nm。

2.4 評估原則

根據(jù)JEDEC國際標(biāo)準(zhǔn)，非易失性存儲器IP核的數(shù)據(jù)保持力合格性的測量方法如下：

第一步：先做CP測試，方法是針對新樣品先做CP1，然后在250 ℃、24 h烘烤后，再做CP2。

第二步：CP2后，預(yù)擦除/編程2 000次（總可編程/擦除次數(shù)的10%）后，樣品在250 ℃下烘烤1 000 h，之后測量樣品在烘烤前后的數(shù)據(jù)。

2.5 評估方法

測量LogicEE IP核樣品在烘烤前后的數(shù)據(jù)是否一致，如果一致，該樣品合格；如果不一致，該樣品失效。

3 實驗驗證

3.1 不同實驗條件下的CP測試結(jié)果

表1顯示出，CP1最好的是新襯底100 nm樣品，其次是延長清洗時間的樣品，最差的是老襯底和新SAB膜材料的樣品。

表1 不同實驗條件下的CP1測試結(jié)果

表2 不同實驗條件下的CP2測試結(jié)果

表2顯示出，在250 ℃下烘烤24 h后，CP2測試結(jié)果最好的是新襯底100 nm樣品，其次是新襯底80 nm樣品，最差的是SAB膜新生長材料樣品。

3.2 綜合判斷

一般情況下，對于非易失性存儲器IP核來說，250 ℃、24 h烘烤的結(jié)果和250 ℃、168 h的烘烤結(jié)果是類似的。

因此基于CP測試結(jié)果，選擇CP2結(jié)果最好的新襯底100 nm樣品做168 h數(shù)據(jù)保持力驗證。同時考慮到和老襯底樣品對比，選擇老襯底樣品做對比性驗證。

3.2.1 老襯底樣品的168 h數(shù)據(jù)保持力驗證

表3 老襯底樣品初始狀態(tài)和預(yù)編程/擦除后的測試結(jié)果

表3顯示出，晶圓上左中右等位置樣品的基本存儲單元電流值基本相差不大，但是頂部和底部的樣品相差極大，表明整片晶圓樣品的一致性極差。總的來說，老襯底樣品的一致性較差。

表4 老襯底樣品168 h烘烤后的測試結(jié)果

表4顯示出，晶圓上左中右等位置樣品的基本存儲單元電流值衰減不多，基本正常；但是頂部和底部樣品的電流值反而升高了，表明樣品穩(wěn)定性較差。因此老襯底樣品的一致性和穩(wěn)定性都比較差，不能作為客戶最終的量產(chǎn)品。

3.2.2 新襯底100 nm樣品的168 h數(shù)據(jù)保持力驗證

表5 新襯底100 nm樣品初始狀況和預(yù)編程/擦除后的測試結(jié)果

表5顯示出，新襯底100 nm樣品的左、中、右、頂部和底部等位置樣品的基本存儲單元電流值基本接近，一致性較好；初始值和預(yù)編程/擦除后所有樣品的電流衰減小。

測試結(jié)果表明新襯底樣品的一致性和穩(wěn)定性都比較好。

表6 新襯底100 nm樣品168 h烘烤后的測試結(jié)果

表6顯示出，新襯底100 nm樣品的左、中、右、頂部和底部等位置樣品的基本存儲單元電流值在168 h烘烤后基本接近，一致性較好；所有樣品在168 h烘烤后電流值衰減很小，全部樣品的穩(wěn)定性較好。測試結(jié)果表明新襯底樣品的一致性和穩(wěn)定性都比較好。

綜上所述，加厚SAB膜有效地提高了LogicEE IP核的數(shù)據(jù)保持力特性。因此，最終根據(jù)JEDECC標(biāo)準(zhǔn)在新襯底100 nm條件下，對此IP核做了3批各77個樣品的全面合格性驗證。

4 合格性驗證

如表7所示，新襯底100 nm樣品通過了合格性測試。

表7 新襯底100 nm樣品1000 h烘烤后的測試結(jié)果

5 結(jié)論

如表1和表2所示，延長清洗時間、較厚的SAB膜等辦法都能改善LogicEE IP核的數(shù)據(jù)保持力特性。其中SAB膜較厚的LogicEE IP核的綜合性能較好。

如表7所示， 新襯底100 nm SAB膜的LogicEE IP核樣品通過JEDEC標(biāo)準(zhǔn)的數(shù)據(jù)保持力驗證，完全可以量產(chǎn)。

[1]李錕，張秋. EEPROM耐久和數(shù)據(jù)保持試驗方法標(biāo)準(zhǔn)分析[J]. 信息技術(shù)與標(biāo)準(zhǔn)化，2012，(4): 62-66.DOI:10.3969/j.issn.1671-539X.2012.04.017.

[2] 徐海濤. 180 nm嵌入式EPROM數(shù)據(jù)保持能力的工藝優(yōu)化研究[D].蘇州大學(xué)，2010. DOI:10.7666/d.d137750.

[3] 成偉. EEPROM的氧化層特性和電荷保持特性分析[D].西安電子科技大學(xué)，2006. DOI:10.7666/d.y1246885.