摘 要：當(dāng)前，簡易數(shù)字信號傳輸性能分析儀得到了市場的廣泛認(rèn)可與應(yīng)用，其是數(shù)字通信系統(tǒng)設(shè)計和檢測設(shè)備中的最佳通信測試儀器之一，在數(shù)字傳輸系統(tǒng)的工程施工和日常維護(hù)過程中發(fā)揮著重要的作用。本文所提及的簡易數(shù)字信號傳輸性能分析儀的設(shè)計是以STM32F103微處理器為技術(shù)支持，從而實現(xiàn)了系統(tǒng)的設(shè)計、實現(xiàn)與仿真，為進(jìn)一步提高簡易數(shù)字信號傳輸性能分析儀的功能性提供了可能。

關(guān)鍵詞：數(shù)字信號傳輸性能分析儀；簡易；設(shè)計

數(shù)字傳輸技術(shù)的研發(fā)與應(yīng)用方便了人們生活的各個方面，而為了便于完成對系統(tǒng)參數(shù)的測量與調(diào)試，不同類型的通信測試儀器層出不窮。在數(shù)字傳輸系統(tǒng)的工程施工和日常維護(hù)過程中，數(shù)字傳輸性能分析儀發(fā)揮著重要的作用，其是數(shù)字通信系統(tǒng)設(shè)計和檢測設(shè)備中的最佳通信測試儀器之一。當(dāng)前，簡易數(shù)字信號傳輸性能分析儀得到了市場的廣泛認(rèn)可與應(yīng)用，本文將重點探討一種簡易數(shù)字信號傳輸性能分析儀的具體設(shè)計。

1 系統(tǒng)設(shè)計

如圖1所示，這是簡易數(shù)字信號傳輸性能分析儀的系統(tǒng)實現(xiàn)原理框圖。在整個系統(tǒng)設(shè)計中，信號發(fā)送、信號接收是主要的系統(tǒng)構(gòu)成部分，信號發(fā)送部分是系統(tǒng)中的關(guān)鍵，采用了ARM（STM32F103）最小系統(tǒng)板，擁有m碼數(shù)字信號發(fā)生器、m碼高速偽隨機信號發(fā)生器、曼徹斯特編碼電路，其人機交互界面是基于STM32F103構(gòu)建而成。

2 系統(tǒng)的實現(xiàn)

2.1 系統(tǒng)的硬件

2.1.1 信源電路

曼徹斯特碼、m序列是簡易數(shù)字信號傳輸性能分析儀的系統(tǒng)信源，通過f1（x）=1+x1+x2+x3+x4+x8來生成m序列V1的多項式，從中可得出曼徹斯特碼的輸出值，或得出與時鐘不同的輸出值。在系統(tǒng)信源中加入一個雙輸入的與門，安裝在雙輸入端異，或安裝在m序列發(fā)生器時鐘的門輸入clk。當(dāng)CNT=1時，控制異或門。

2.1.2 TTL調(diào)幅電路及加法器電路模塊

在簡易數(shù)字信號傳輸性能分析儀的系統(tǒng)設(shè)計中引用了FPGA 編碼，其能產(chǎn)生10MHz頻率、3.3V電平幅值的偽隨機碼TTL電平，對于TTL電平信號的調(diào)節(jié)可通過電位器來控制。而系統(tǒng)中加法器電路模塊的設(shè)計取決于TTL調(diào)幅電路，經(jīng)編碼的數(shù)字信號在經(jīng)帶增益濾波輸出過程中會轉(zhuǎn)化成TTL電平信號，并將信號放大0.2～4.0倍。由于10MHz是偽隨機碼的最高頻率，因而選用THS4001來完成參數(shù)指標(biāo)的實現(xiàn)。

2.1.3 整形電路模塊

系統(tǒng)中的整形電路模塊，其作用是進(jìn)行模擬信號與數(shù)字信號的轉(zhuǎn)化，以實現(xiàn)對電路的FP-GA分析。由于經(jīng)過前級電路（包括低通濾波、加燥、濾燥）的影響，曼徹斯特編碼所輸出的信號穩(wěn)定性不足，極易影響FPGA解碼輸入信號檢測的準(zhǔn)確性。為此，引用靈活性較強的LM311比較器可提高分析信號的準(zhǔn)確度，通過比較電路對輸出信號進(jìn)行減壓、負(fù)載，驅(qū)動DTL、RTL等管，最后向FPGA傳送信號。

2.2 系統(tǒng)的軟件

曼徹斯特編碼是該系統(tǒng)軟件中的主要成分，其具有較高的信道傳輸功能，究其原因是因為采用了數(shù)據(jù)與同步時鐘的統(tǒng)一編碼方式，充分發(fā)揮曼碼中的時鐘信號作用，創(chuàng)設(shè)零的直流分量條件，以促進(jìn)接收器對同步時鐘的恢復(fù)及解調(diào)出同步數(shù)據(jù)，提高系統(tǒng)的抗干擾性能。通過軟件模式可實現(xiàn)對同步信號的提取，其操作原理以曼碼的特點為基準(zhǔn)，利用測頻獲取通信速率，脈沖下降沿的捕獲可利用利用ARM片上定時器的捕獲功能來實現(xiàn)，對于寬、窄脈沖可通過判決來確定。若是寬脈沖，時鐘信號輸出為50%的占空比，Tb為周期的延時Tb/2，獲得V4-syn的時鐘。在整形后的輸入采樣過程中，第一次以3Tb/4的定時為準(zhǔn)，在firstCode單元存入結(jié)果，此后的間隔采樣都以Tb/2的定時為主，在Second Code中存入結(jié)果。對于系統(tǒng)當(dāng)前碼元1或0的確定，需要根據(jù)First Code與Second Code兩單元結(jié)果的上升沿、下降沿的判斷來得出，以確定V4并同步實現(xiàn)V4輸出與V4-syn。

3 系統(tǒng)的仿真

如圖2所示，在系統(tǒng)仿真圖的模擬示波器中，X通道表示同步時鐘信號輸入；Y通道表示待測信號輸入。當(dāng)時鐘、碼元的數(shù)據(jù)滿足同步條件時，可通過調(diào)整示波器的觸發(fā)電平將實際測量的結(jié)果顯示為可觀察的眼圖，以判斷系統(tǒng)設(shè)計是否達(dá)到規(guī)定技術(shù)指標(biāo)要求。

4 結(jié)論

綜上所述，本文簡易數(shù)字信號傳輸性能分析儀的設(shè)計是以STM32F103微處理器為技術(shù)支持。確保了數(shù)據(jù)率誤差、濾波器截至頻率誤差絕對值、帶外衰減、通帶增益等都控制在小范圍之內(nèi)，可利用示波器獲得信號經(jīng)信道傳輸?shù)难蹐D，以實現(xiàn)對系統(tǒng)的測試。

[參考文獻(xiàn)]

[1]葛中芹，葉猛.簡易數(shù)字信號傳輸性能分析儀的設(shè)計[J].現(xiàn)代企業(yè)教育，2011（24）.

[2]樊汝森，王勇，裴秀高，張源，宋辰，劉丹.基于FPGA的數(shù)字信號傳輸性能分析儀的設(shè)計與實現(xiàn)[J].上海電力學(xué)院學(xué)報，2013，29（4）.