【摘 要】隨著計算機技術(shù)的出現(xiàn)及快速的更新與發(fā)展，以此為基礎(chǔ)并且在其強勁的推動下電子技術(shù)得到了遠(yuǎn)超以往的飛速發(fā)展。如今，現(xiàn)代電子產(chǎn)品幾乎滲透入了人類生產(chǎn)生活中的各個領(lǐng)域。由于其的高性能、大復(fù)雜程度、價格的相對低廉及較快的更新?lián)Q代速度，使得人類社會達(dá)到了一個高度發(fā)達(dá)的信息化社會階段，進(jìn)一步的促進(jìn)了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高。 EDA技術(shù)是現(xiàn)代系統(tǒng)設(shè)計與電子產(chǎn)品研發(fā)的重要工具，隨著電子技術(shù)的快速崛起，EDA技術(shù)也迅速發(fā)展起來。本文論述了EDA技術(shù)的產(chǎn)生背景以及發(fā)展與內(nèi)容，明確了EDA技術(shù)在電子系統(tǒng)設(shè)計中的理論應(yīng)用，并以分頻器這一電子系統(tǒng)基本電路為例，來就EDA技術(shù)在電子線路設(shè)計中的現(xiàn)實應(yīng)用進(jìn)行分析，意在為EDA技術(shù)的實踐應(yīng)用提供借鑒。

【關(guān)鍵詞】EDA技術(shù) 發(fā)展背景 電子線路設(shè)計 應(yīng)用分析

一、前言

作為現(xiàn)代電子設(shè)計技術(shù)的核心，EDA（Electronic Design Automation）技術(shù)是以硬件描述語言HDL（Hardware Description Language）為系統(tǒng)邏輯描述的主要表達(dá)方式，以可編程器件PLD（Programmable Logic Device）為實驗載體，依賴功能強大的計算機，在EDA工具軟件平臺上，自動的完成邏輯編譯，邏輯化簡，邏輯分割，邏輯綜合，結(jié)構(gòu)綜合（布局布線）以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)的應(yīng)用使得設(shè)計者的工作僅限于利用硬件描述語言和EDA軟件平臺來完成對系統(tǒng)硬件功能的實現(xiàn)，極大的提高了設(shè)計效率，縮短了設(shè)計周期，節(jié)省了設(shè)計成本。EDA技術(shù)涉及面廣，內(nèi)容豐富，融合了的微電子、電路系統(tǒng)、計算機應(yīng)用等多個學(xué)科。EDA技術(shù)的本質(zhì)是電子產(chǎn)品的自動化設(shè)計過程，其相關(guān)設(shè)定分別如下：工作平臺為計算機，設(shè)計語言為硬件描述語言，實驗載體為可編程器件，應(yīng)用方向為電子系統(tǒng)設(shè)計。在電子線路設(shè)計中應(yīng)用EDA技術(shù)可實現(xiàn)一體化設(shè)計，周期時間大幅度縮短，設(shè)計效率得到進(jìn)一步提升。因此，對EDA技術(shù)在電子線路設(shè)計中的應(yīng)用進(jìn)行分析，對于EDA技術(shù)的現(xiàn)代應(yīng)用和電子線路設(shè)計的長足發(fā)展有著積極的現(xiàn)實意義。

二、EDA技術(shù)的產(chǎn)生背景與內(nèi)容

電子設(shè)計自動化的簡稱就是EDA技術(shù)，因為現(xiàn)代社會計算機，集成電路和電子系統(tǒng)的高速發(fā)展，所以電子設(shè)計技術(shù)就應(yīng)運而生了，他的出現(xiàn)可以提高人們對于電子電路系統(tǒng)設(shè)計的能力，這種技術(shù)對于應(yīng)用電子技術(shù)，計算機技術(shù)和智能化技術(shù)都有集成，所以能夠?qū)τ诟鞣N電子通信方面的設(shè)計進(jìn)行輔助的設(shè)計，目前來看，該項技術(shù)主要是對于IC的設(shè)計，電子線路的設(shè)計以及PCB板的設(shè)計起到了一定的作用，而且在日常運用的范圍較廣，當(dāng)前，因為電子技術(shù)和計算機技術(shù)對其的推進(jìn)作用，所以在國家的各個行業(yè)都有了大量的應(yīng)用，比如國防，昂天，儀器儀表，工業(yè)自動化等等，該項技術(shù)正在以驚人的速度發(fā)展，逐漸變成了當(dāng)今電子技術(shù)發(fā)展的前沿。

（一）EDA技術(shù)的產(chǎn)生背景

上世紀(jì)后半期，計算機和集成電路迅速發(fā)展起來，電子技術(shù)面臨著新的機遇和嚴(yán)峻的考驗。因電子技術(shù)周期不斷縮短，其與專用集成電路設(shè)計難度日益提升間的矛盾日益加劇。這一形勢下，就需要應(yīng)用高層次的設(shè)計工具和新的設(shè)計方法來解決這一問題，而EDA技術(shù)就是在這一現(xiàn)實背景下應(yīng)運而生的。

（二）EDA技術(shù)的內(nèi)容

EDA技術(shù)主要包括四方面內(nèi)容：第一，可編程邏輯器件（大規(guī)模）；第二，硬件描述語言；第三，軟件研發(fā)工具；第四，試驗開發(fā)系統(tǒng)。EDA技術(shù)在電子系統(tǒng)設(shè)計的應(yīng)用過程當(dāng)中，其四方面內(nèi)容依次扮演著載體、表達(dá)手段、設(shè)計工具、下載與硬件驗證工具。

三、EDA技術(shù)的發(fā)展

回顧自20實際90年代初到如今近30年電子設(shè)計技術(shù)的發(fā)展歷程，EDA工具的發(fā)展經(jīng)歷大致可劃分為三個階段：計算機輔助設(shè)計（CAD），計算機輔助工程（CAE）和電子設(shè)計自動化（EDA）。

（一）計算機輔助設(shè)計CAD（Computer Aided Design）階段

20世紀(jì)70年代是EDA技術(shù)發(fā)展的初期階段，人們開始使用計算機輔助進(jìn)行IC版圖編輯和PCB布局布線，使設(shè)計者從繁瑣，重負(fù)的計算和繪圖中解脫出來，由于PCB布局布線工具受到計算機工作平臺的制約，其支持的設(shè)計工作有限且性能較差。

（二）計算機輔助工程設(shè)計CAE（Computer Aided Engineering）階段

20世紀(jì)80年代為CAE階段，此時EDA工具主要以邏輯模擬，定時分析，故障仿真，自動布局和布線為核心，如果說CAD工具代替了設(shè)計工作中繪圖的重復(fù)勞動，則CAE工具則代替了設(shè)計師的部分工作。然而，大部分從原理圖出發(fā)的EDA工具仍不能滿足復(fù)雜電子系統(tǒng)的設(shè)計要求。

（三）電子設(shè)計自動化EDA（Electronic Design Automation）階段

20世界90年代，設(shè)計工程師逐步從使用硬件轉(zhuǎn)向設(shè)計硬件，從單個電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)，即片上系統(tǒng)集成。這時的EDA工具不僅具有電子系統(tǒng)設(shè)計的能力，而且能提供獨立于工藝和廠家的系統(tǒng)級設(shè)計能力，具有高級抽象的設(shè)計構(gòu)思手段。可以說，20世紀(jì)90年代EDA技術(shù)的發(fā)展是電子電路設(shè)計的革命。

四、EDA技術(shù)在電子系統(tǒng)設(shè)計中的理論應(yīng)用

（一）EDA技術(shù)在電子系統(tǒng)設(shè)計中的應(yīng)用優(yōu)勢

在電子系統(tǒng)設(shè)計中應(yīng)用EDA技術(shù)，使得設(shè)計人員不必通過門級原理圖來對電路進(jìn)行描述，而只需對設(shè)計目標(biāo)功能作出描述。電路細(xì)節(jié)方面的的束縛得以擺脫，設(shè)計人員能夠?qū)⒏嗑Ψ旁诟拍顦?gòu)思和創(chuàng)造性方案上。而當(dāng)通過高層次描述將這些概念構(gòu)思輸入計算機后，EDA技術(shù)便可以規(guī)則驅(qū)動形式來實現(xiàn)整個設(shè)計的自動完成。這樣，新概念能夠有效迅速地轉(zhuǎn)化為產(chǎn)品，產(chǎn)品研制周期大大縮短。

（二）EDA技術(shù)在電子系統(tǒng)設(shè)計中的基本應(yīng)用步驟

高層次設(shè)計法是EDA技術(shù)在電子系統(tǒng)設(shè)計應(yīng)用中的有效形式，其基本步驟如下：第一，通過“自上而下”形式的設(shè)計手段來劃分系統(tǒng)；第二，完成VHDL代碼的輸入，并應(yīng)用圖形法來EDA實驗室進(jìn)行仿真輸入；第三，對設(shè)計輸入做編譯處理，使其轉(zhuǎn)化為VHDL標(biāo)準(zhǔn)文件；第四，采用仿真器來優(yōu)化處理VHDL源代碼，進(jìn)而生成網(wǎng)表文件；第五，參考網(wǎng)表文件，應(yīng)用適配器件來對對具體目標(biāo)器件做邏輯映射操作；第六，經(jīng)下載電纜或編程器來講器件編程文件載入目標(biāo)芯片中，如需更換綜合庫，只需通過ASIC的形式即可完成。

五、EDA技術(shù)在電子線路設(shè)計中的現(xiàn)實應(yīng)用

（一）分頻器的設(shè)計要求

分頻器是基本的電子線路，依據(jù)設(shè)計的不同要求，通常會遇到半整數(shù)分頻、整數(shù)分頻等，等占空比、非等占空比也會成為設(shè)計有時的要求。同一設(shè)計中，多種形式的分頻要求也往往存在。鑒于EDA技術(shù)的設(shè)計應(yīng)用，本文將設(shè)計目標(biāo)定位基準(zhǔn)信號整數(shù)分頻的實現(xiàn)。

（二）分頻器的設(shè)計思路

假設(shè)系統(tǒng)輸入信號為時鐘信號，分別設(shè)定其頻率、周期、占空比為60MHZ、20微秒、30%。之后將輸入信號視作敏感信號，并進(jìn)行4分頻處理，這就就得出相應(yīng)的輸出信號。同時，設(shè)置一個復(fù)位信號于另外系統(tǒng)中，并配備相應(yīng)計數(shù)器，隨之融入進(jìn)程中即可實現(xiàn)設(shè)計目標(biāo)。

（三）分頻器的設(shè)計實現(xiàn)

分頻器的設(shè)計實現(xiàn)分六步來進(jìn)行，第一步，找到應(yīng)許程序中的QuartusII標(biāo)志，將其打開；第二步，進(jìn)行新工程項目的建立。在已有工程項目完成的情況下，作“Open Existing Project”的單擊處理，并對項目保存路徑進(jìn)行選擇。這里，即可應(yīng)用原有文件夾，也可建立新文件夾，隨之輸入相應(yīng)的項目名稱，便可在項目中完成文件的加載。之后，進(jìn)行FPGA芯片的選擇，以試驗箱芯片型號為依據(jù)來作出選擇，并通過對芯片封裝、引腳數(shù)、速度三欄自上而下的選擇，來將芯片選擇范圍進(jìn)一步縮小。完成芯片選擇后，來對所需調(diào)用的EDA工具作出選擇，因本文不涉及調(diào)動，故可直接點擊下一步，待出現(xiàn)工程對話框后，點擊完成即完成本步操作；第三步，建立硬件描述語言文件。單擊工具欄File菜單欄正下方的New圖標(biāo)，輸入已經(jīng)編寫好的語言程序于程序輸入框內(nèi)。待輸入完畢后，加以保存并確定文件名（文件名應(yīng)與硬件描述語文和工程名中的模塊名相一致）。這時，單擊工具欄中編譯圖標(biāo)，如無錯誤，電機確定即可，如彈出警告信息，其信息中對設(shè)計問題有相應(yīng)的說明；第四步，建立仿真波形圖。類比于上一步驟，不同之處，在于選擇“New”中的波形文件，雙擊其下空白處，進(jìn)入到時序仿真端口當(dāng)中，單機“OK”即完成仿真端口的選擇；第五步，仿真。在菜單欄中對仿真截止時間進(jìn)行設(shè)置，通常情況下位20微秒。之后，進(jìn)行輸入的設(shè)置，在時鐘對話框中對起始時間、周期、結(jié)束時間進(jìn)行設(shè)置。最后對低電平或高電平數(shù)據(jù)范圍進(jìn)行選擇，完成后保存，且注意應(yīng)保持波形文件同模塊名、項目名的一致性；第六步，編譯。對仿真波形圖進(jìn)行編譯，使其每隔四個時鐘周期，能夠在輸出端得到等占空比的四分頻波形。之后，改變占空比，或?qū)τ嫈?shù)器技術(shù)狀態(tài)值作出稍微改變，多種形式分頻隨即實現(xiàn)。

六、結(jié)束語

通過論述EDA技術(shù)在電子線路設(shè)計中的現(xiàn)實應(yīng)用，可以看出，EDA技術(shù)簡化了繁瑣的設(shè)計工作，表現(xiàn)出較好的應(yīng)用效果，能夠滿足電子線路的設(shè)計要求。21世紀(jì)是EDA技術(shù)的發(fā)展高速期，其應(yīng)用正在朝著數(shù)?；旌想娐泛湍M電路的方向邁進(jìn)，EDA技術(shù)必將突破電子設(shè)計范疇，來進(jìn)入其他領(lǐng)域。且隨著EDA技術(shù)設(shè)計應(yīng)用的日益成熟，其定將在設(shè)計領(lǐng)域得到更為廣泛的應(yīng)用。

參考文獻(xiàn)：

[1] 邱軍興.EDA技術(shù)在電路設(shè)計中的地位和作用[J].西安文理學(xué)院學(xué)報.2009（8）.

[2] 賈民力.EDA仿真技術(shù)在電子線路設(shè)計中的應(yīng)用[J].青海大學(xué)學(xué)報.2009（23）.

[3] 崔葛.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計[M].西安：電子科技大學(xué)出版社.2008 .

[4] 潘松.黃繼業(yè).EDA技術(shù)與VHDL（第3版）[M].北京：清華大學(xué)出版社.2009.（9）.

[5] 馬楠.周焱.EDA在射頻電子電路設(shè)計中的應(yīng)用[J].山西電子技術(shù).2005（2）.

[6] 王樹昆等.EDA仿真環(huán)境的研究與應(yīng)用[J].山東省青年管理干部學(xué)院學(xué)報.2006（1）.

[7] 潘松.黃繼業(yè).EDA技術(shù)與VHDL（第3版）[M].北京：清華大學(xué)出版社.2009.（9）.

[8] 王平.EDA技術(shù)的電子系統(tǒng)設(shè)計[J].中國科技博覽.2011（38）.

[9] 杜玉遠(yuǎn).EDA設(shè)計快速入門[J].電子世界.2004.

[10] 路而紅.電子設(shè)計自動化應(yīng)用技術(shù)[M].北京：高等教育出版社.2006.

[11] 徐宏慶.電子線路設(shè)計中仿真設(shè)計軟件的應(yīng)用[J]..中國現(xiàn)代教育裝備.2010（2）.

[12] 高有華，龔淑秋，李忠波.基于EDA電子線路的仿真研究[J].沈陽工業(yè)大學(xué)學(xué)報.2002（4）.

作者簡介：

蔡潔華（1958-），女，湖南新化人，碩士，主要研究方向為機載計算機電源仿真優(yōu)化。