吳視明

【摘 要】本文從數(shù)字電路設(shè)計(jì)的現(xiàn)狀出發(fā)，對(duì)數(shù)字電路的噪訊干擾處理、數(shù)字集成電路的選擇、數(shù)字電路系統(tǒng)設(shè)計(jì)等常見(jiàn)問(wèn)題進(jìn)行了分析。以供參考。

【關(guān)鍵詞】數(shù)字電路設(shè)計(jì)；常見(jiàn)問(wèn)題；注意事項(xiàng)

近年來(lái)，科學(xué)技術(shù)的突飛猛進(jìn)引發(fā)了很多行業(yè)深刻的變革和翻天覆地的變化，數(shù)字信息行業(yè)在很多方面都處在科學(xué)技術(shù)發(fā)展的前端，其中顯而易見(jiàn)的是數(shù)字電子科學(xué)技術(shù)，在科學(xué)大發(fā)展大繁榮的浪潮中，數(shù)字電子科學(xué)技術(shù)得到狂飆式的發(fā)展，當(dāng)前毫無(wú)疑問(wèn)已經(jīng)成為了發(fā)展最快和影響力最大的學(xué)科之一。數(shù)字邏輯器件從20世紀(jì)60年代以小規(guī)模集成電路為主發(fā)展到前的中、大規(guī)模集成電路，甚至是超大規(guī)模的集成電路。數(shù)字邏輯器件的不斷發(fā)展和應(yīng)用更新，勢(shì)必會(huì)推動(dòng)著整個(gè)數(shù)字電路的繼續(xù)前進(jìn)。

1.數(shù)字電路的噪訊干擾處理

在數(shù)字電路中我們會(huì)經(jīng)常采用布爾代數(shù)的數(shù)學(xué)方法，用來(lái)描述事件之間相互的邏輯關(guān)系。和一般普通代數(shù)層面中的變量不一樣，邏輯變量則是用來(lái)描述邏輯關(guān)系中的二值變量， 即用1和0這兩個(gè)值來(lái)表示對(duì)立的邏輯狀態(tài)。數(shù)字電路依照0和1的穩(wěn)定情況來(lái)作為運(yùn)算基礎(chǔ)，所以這其中就會(huì)存在噪訊界限。相對(duì)于模擬電路而言，數(shù)字電路有著非常強(qiáng)大的噪訊。數(shù)字電路中，數(shù)字信號(hào)因?yàn)榕c電流變化中磁數(shù)變化的誘導(dǎo)電壓的影響，電流變化就會(huì)在某個(gè)地方形成了噪訊的產(chǎn)生地，這又與電路長(zhǎng)度、回路的面積息息相關(guān)。數(shù)字信號(hào)轉(zhuǎn)變時(shí)會(huì)帶來(lái)過(guò)渡性的電路，進(jìn)而帶動(dòng)導(dǎo)體產(chǎn)生噪訊電壓，再加上噪訊電流的流動(dòng)會(huì)容易造成數(shù)字電路的誤動(dòng)作。電路的阻抗越高受到外部噪訊干擾就越容易，對(duì)抗噪訊的干擾除了控制噪訊電壓以外，還應(yīng)該加大結(jié)合阻抗，同時(shí)減少輸入阻抗。數(shù)字IC中如果空端子表現(xiàn)出open的狀態(tài)就會(huì)使阻抗變高，這進(jìn)而又會(huì)導(dǎo)致數(shù)字電路極容易受到噪訊的誤動(dòng)作干擾。所以，數(shù)字IC的空端子需要連接電阻與電源。多層板信號(hào)線(xiàn)的阻抗，因?yàn)閷?dǎo)線(xiàn)系設(shè)在背景的表面上，所以也可以減低阻抗的效果。

2.數(shù)字技術(shù)與模擬技術(shù)的融合

因?yàn)長(zhǎng)SI和IC本身的高速化，為了能夠使機(jī)器能夠同時(shí)達(dá)到正常運(yùn)行的目標(biāo)，所以這就難免會(huì)使得技術(shù)的競(jìng)爭(zhēng)越來(lái)越激烈。盡管系統(tǒng)構(gòu)成的電路不一定有clock的設(shè)計(jì)，但是毋庸置疑的是系統(tǒng)是否可靠必須要考量到選用電子組件、電路設(shè)計(jì)和成本、封裝技術(shù)、防止噪訊產(chǎn)生、防止噪訊外漏等綜合因素上。數(shù)字或模擬電路的極其小型化、多功能化、高速化會(huì)使得小功率信號(hào)與大功率信號(hào)、低輸出阻抗與高輸出阻抗、小電流與大電流等問(wèn)題常常會(huì)在同一個(gè)密封密度的電路板中出現(xiàn)，設(shè)計(jì)人員置身于這樣的環(huán)境就將面對(duì)如此高難度和富有設(shè)計(jì)思維的挑戰(zhàn)。比如，十分穩(wěn)定的電路和吵雜的電路相依時(shí)，一旦沒(méi)有把噪訊侵入到十分穩(wěn)定的電路對(duì)策看做成設(shè)計(jì)的重點(diǎn)，那么事后盡管進(jìn)行很多次設(shè)計(jì)也將難免會(huì)陷入無(wú)解的局面。又如， 假設(shè)將小型的模擬信號(hào)增幅后， 利用10bitA/D的數(shù)字轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，但是就因?yàn)榉指钶棇捠?.9mV，但是要把該電壓的level正確的讀取出來(lái)就不會(huì)是一件容易的事情，很多事情就會(huì)使得超過(guò)10bit的A/D轉(zhuǎn)換器陷入了不能正常順利運(yùn)行的困境。

3.數(shù)字集成電路的選擇

基本門(mén)電路是由簡(jiǎn)單的分離元件構(gòu)成，雖然設(shè)計(jì)起來(lái)比較容易簡(jiǎn)單，但是運(yùn)行和反映的速度很多時(shí)候相對(duì)較慢，負(fù)載承受的能力也較差，電氣的性能也有待進(jìn)一步提高。目前使用得最為廣泛則是數(shù)字集成電路。其優(yōu)點(diǎn)是：體積較分立元件設(shè)備小幾百倍，抗干擾能力強(qiáng)，故障率和功耗率都很低，輸出電阻低，輸出特性好，穩(wěn)定性強(qiáng)。數(shù)字集成電路中又以是CMOS和TTL系列電路這兩種為主。COMS系列器件的工作電壓在3～18V之間，TTL系列的工作電壓是5V，所以CMOS電路的工作范圍相對(duì)較廣，其噪聲的容限也較大， 所需要消耗的功率相對(duì)較低。盡管CMOS的電路輸入端進(jìn)行了保護(hù)電路的設(shè)置，但是因?yàn)橄蘖麟娮璧某叽缬邢藓捅Ｗo(hù)二極管，這就會(huì)難免使得其承受的脈沖功率和靜電電壓受到限制。CMOS電路在運(yùn)輸、組裝和調(diào)試中因?yàn)椴豢杀苊獾臅?huì)接觸到靜電和高壓的物件，所以要保護(hù)好輸入的靜電。此外，CMOS還會(huì)產(chǎn)生電路鎖定效應(yīng)，為了安全和方便的使用，人們一直在致力于從設(shè)計(jì)和制造上排除鎖定效應(yīng)的研究。因?yàn)?，集成電路的要求都比較高，需要先進(jìn)行芯片的設(shè)計(jì)和程序的編制，但是更多的時(shí)候在使用現(xiàn)成數(shù)字電路中進(jìn)行了簡(jiǎn)單的分析，這是非常不夠的。專(zhuān)用的集成電路是一種新型的邏輯器件，因?yàn)槠渚哂徐`活性和通用性的特點(diǎn)，所以成為了對(duì)數(shù)字系統(tǒng)進(jìn)行設(shè)計(jì)和研制的首選器件?？偟膩?lái)說(shuō)，數(shù)字電路在今后的發(fā)展中還有廣闊的空間，但是其基礎(chǔ)知識(shí)不會(huì)發(fā)生改變，如何進(jìn)行進(jìn)一步的改進(jìn)，這就迫切需要新型的數(shù)字人才去發(fā)現(xiàn)并改進(jìn)當(dāng)中不大完善的地方，完善和彌補(bǔ)電路中的每一個(gè)缺點(diǎn)和不足，使得當(dāng)中各個(gè)部分和環(huán)節(jié)都能發(fā)揮最大的作用。

4.數(shù)字電路系統(tǒng)設(shè)計(jì)

數(shù)字電路設(shè)計(jì)是從原理方案出發(fā)，把整個(gè)系統(tǒng)按照一定的標(biāo)準(zhǔn)和要求劃分成若干個(gè)單元電路，將各個(gè)單元電路間的連接方式和時(shí)序關(guān)系確定下來(lái)，在這個(gè)前提下進(jìn)行數(shù)字電路系統(tǒng)的實(shí)驗(yàn)，最終完成總體電路。數(shù)字系統(tǒng)結(jié)構(gòu)由時(shí)基電路、控制電路、子系統(tǒng)、輸出電路、輸入電路五部分構(gòu)成，當(dāng)中數(shù)字系統(tǒng)的核心是控制系統(tǒng)。數(shù)字電路系統(tǒng)的設(shè)計(jì)有分析系統(tǒng)要求、設(shè)計(jì)子系統(tǒng)、系統(tǒng)組裝和系統(tǒng)安裝調(diào)試等步驟組成。數(shù)字電路系統(tǒng)的設(shè)計(jì)也不是一次兩次就能完成，需要設(shè)計(jì)人員進(jìn)行反復(fù)的調(diào)試和探究，通過(guò)自上而下的設(shè)計(jì)方法和自下而上的設(shè)計(jì)方法進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)， 依托RTL傳輸語(yǔ)言等常用工具完成。數(shù)字電路系統(tǒng)設(shè)計(jì)包含了很多問(wèn)題，比如，電路的簡(jiǎn)化可能會(huì)使得電路性能降低，但是電路性能指標(biāo)提升難免會(huì)以犧牲電路簡(jiǎn)化為條件。所以，數(shù)字電路系統(tǒng)的設(shè)計(jì)過(guò)程有很多因素需要考慮和兼顧。

5.數(shù)字電路的抗干擾措施

在利用TTL或CMOS這兩種邏輯門(mén)電路作為具體的對(duì)象進(jìn)行設(shè)計(jì)時(shí)，還需要注意到下面幾個(gè)問(wèn)題。

5.1多余端的處理

數(shù)字集成邏輯門(mén)電路在正常的使用時(shí)是不允許多余端懸空的，不然就極有可能十分容易的把干擾信號(hào)引入到數(shù)字電路中。所以，在數(shù)字電路的設(shè)計(jì)中，針對(duì)多余端的處理，我們則是按照不改變數(shù)字電路的正常工作狀態(tài)以及確保其性能穩(wěn)定和可靠為基本原則。

5.2去耦合濾波器

數(shù)字電路一般都是由多數(shù)片邏輯門(mén)電路組成，他們供電則來(lái)自于公共的直流電源。所以，這種電源并不是很理想的，很多時(shí)候是依靠整流穩(wěn)壓的電路進(jìn)行供電，所以也會(huì)存在一定程度的內(nèi)阻抗。數(shù)字電路正在處于運(yùn)行時(shí)， 就會(huì)產(chǎn)生很大的尖峰電流或者是脈沖電流，這些電流流經(jīng)到電路的公共內(nèi)阻抗時(shí)，必然相互間會(huì)產(chǎn)生一定的影響，情況嚴(yán)重時(shí)會(huì)使得數(shù)字電路的邏輯功能發(fā)生混亂，甚至是陷入崩潰狀態(tài)。所以數(shù)字電路在設(shè)計(jì)中針對(duì)這一情況的處理辦法一般都會(huì)使用耦合濾波器去應(yīng)對(duì)，常常會(huì)使用10-100μF范圍之內(nèi)的大電容器和直流電源再聯(lián)合去濾除多余的頻率成分。值得注意的是，還需要將每一集成芯片的電源與地之間接一個(gè)0.1μF的電容器，用來(lái)濾除掉開(kāi)關(guān)帶來(lái)的噪聲干擾。

5.3接地和安裝防范

科學(xué)的接地和安裝工藝是數(shù)字電路設(shè)計(jì)中比較有效的措施。在實(shí)際操作中，可以把信號(hào)地和電源地分開(kāi)出來(lái)，將信號(hào)地集中到一點(diǎn)，再把這兩者用最短的導(dǎo)線(xiàn)相互連接起來(lái)，用來(lái)避免大電流流向其他器件的輸入端，進(jìn)而導(dǎo)致系統(tǒng)的邏輯功能失效。如果電路設(shè)計(jì)中同時(shí)有（下轉(zhuǎn)第206頁(yè)）（上接第75頁(yè)）數(shù)字和模擬這兩種器件，也需要將它們分開(kāi)，再選擇一個(gè)符合條件的共同點(diǎn)接地，皆宜消除相互之間的影響。當(dāng)然也可以設(shè)計(jì)出數(shù)字和模擬兩塊電路板， 分別給他們配上直流電源，再把兩者合適的連接起來(lái)。在電路板的設(shè)計(jì)和安裝中，也必須要注意盡量將連線(xiàn)縮短，這就能很大程度的減少接線(xiàn)電容帶來(lái)的寄生振蕩。

6.結(jié)語(yǔ)

數(shù)字處理技術(shù)和集成電路技術(shù)正在飛速的發(fā)展，數(shù)字電路也得到了越來(lái)越廣泛的運(yùn)用，像當(dāng)前的數(shù)字電視、數(shù)字照相機(jī)等產(chǎn)品已經(jīng)走進(jìn)了廣大人們生活當(dāng)中，數(shù)字化已經(jīng)成為了當(dāng)前科學(xué)技術(shù)和社會(huì)發(fā)展的不可逆轉(zhuǎn)的潮流。數(shù)字電路設(shè)計(jì)組成了諸如數(shù)字測(cè)量系統(tǒng)、數(shù)字通訊系統(tǒng)、數(shù)字控制系統(tǒng)等等。隨著科學(xué)技術(shù)的不斷進(jìn)步，數(shù)字電路的設(shè)計(jì)帶來(lái)的成果和發(fā)揮的影響力將會(huì)越來(lái)越受到重視。