李 亞，代延村

（中國空空導(dǎo)彈研究院 河南 洛陽 471009）

在遙測系統(tǒng)中，為了使接收端與發(fā)送端保持同步，并實(shí)現(xiàn)正確的分路，一般都要在被傳送的信息數(shù)據(jù)流中按一定的周期插入特定的碼字作為幀同步信息。在接收端，在碼同步建立之后還必須進(jìn)行幀同步，以確定一幀數(shù)據(jù)的起始和字同步，實(shí)現(xiàn)數(shù)據(jù)的正確分路。在發(fā)送瑞，遙測數(shù)據(jù)被在采編器中按一定的周期插入特定的碼組作為各幀數(shù)據(jù)段的同步信息，幀同步器就是根據(jù)這種特定碼組和幀排列結(jié)構(gòu)完成幀定位信息的提取。

幀同步也稱為群同步，是在數(shù)字通信系統(tǒng)接收端用于正確分路過程。實(shí)現(xiàn)幀同步的方法主要有兩種[1]：一種方法是在數(shù)據(jù)信息流中插入一些特殊碼組作為每幀的頭尾標(biāo)志，接收端找出這些特殊碼組的位置就可實(shí)現(xiàn)幀同步，另一種方法是不需要在數(shù)據(jù)流中插入特殊碼組，它類似于載波同步和位同步中的直接法[2]，利用數(shù)據(jù)流統(tǒng)計(jì)或者調(diào)制特性來實(shí)現(xiàn)自同步。目前，插入特殊碼組方法的應(yīng)用范圍較廣泛。特殊碼組也稱為幀同步組，它要具有尖銳單峰特性的自相關(guān)函數(shù)、長度適中和便于與信息流區(qū)分等特性[3]。

1 幀同步器原理

幀同步器是利用幀同步碼組的自相關(guān)特性和周期性，經(jīng)過相關(guān)運(yùn)算器從接收到的遙測數(shù)據(jù)流中識別出來。為了正確可靠地建立幀同步，幀同步器工作在三態(tài)邏輯（搜索、校核和鎖定），以降低接收信號噪聲、誤碼和偽碼的影響。幀同步器的原理框圖如圖1所示。

由圖1可以看出，幀同步器首先對接收數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，與本地同步碼組進(jìn)行同或運(yùn)算，屏蔽掉無用的相關(guān)位，再經(jīng)過全加網(wǎng)絡(luò)，實(shí)現(xiàn)對相關(guān)值相加運(yùn)算，與判決門限值進(jìn)行比較，得到同步幀標(biāo)志，再通過三態(tài)邏輯模塊來降低噪聲和干擾對幀同步器的影響，最終得到幀同步的狀態(tài)標(biāo)志。

圖1 幀同步器原理框圖Fig.1 Schematic diagram of the frame synchronizer

1.1 數(shù)字相關(guān)器

數(shù)字相關(guān)器與模擬相關(guān)器相比，具有電路簡單、調(diào)試方便和利于集成等優(yōu)點(diǎn)，尤其易于微機(jī)相結(jié)合，便于滿足不同同步碼組長度的遙測系統(tǒng)的需求，因此應(yīng)用最為廣泛。

圖2 數(shù)字相關(guān)器原理框圖Fig.2 Schematic diagram of digital correlator

圖2給出了數(shù)字相關(guān)器原理框圖[4]。數(shù)字相關(guān)器由串并轉(zhuǎn)換器、本地同步碼鎖存器、屏蔽位鎖存器、同或邏輯、與邏輯、全加網(wǎng)絡(luò)、門限值鎖存器和比較器組成。這里門限值通常與信干噪比（SINR）有關(guān)。門限值如果太大，會增加幀同步的可靠性，但是會增大漏同步概率。

1.2 三態(tài)邏輯

在遙測系統(tǒng)的幀同步設(shè)計(jì)時(shí)，要盡可能減小虛警和漏檢的情況。這就需要進(jìn)行狀態(tài)邏輯與幀同步保護(hù)控制單元設(shè)計(jì)，即三態(tài)邏輯模塊。三態(tài)主要是搜索（S）態(tài)、校核（C）態(tài)和鎖定（L）態(tài)。S態(tài)就是數(shù)據(jù)流通過數(shù)字相關(guān)器的過程。在搜索狀態(tài)時(shí)，有兩種搜索方法[5]：自尋最大值搜索法和固定門檻搜索法。C態(tài)可以提高幀同步正確捕獲概率，降低噪聲和干擾的影響，同時(shí)會降低假同步概率。由于幀結(jié)構(gòu)呈周期性，因而真同步在預(yù)定的周期會在固定位置重復(fù)出現(xiàn)，而假同步不具有此特性。同樣，L態(tài)是在鎖定狀態(tài)下降低噪聲和干擾的影響以提高幀同步器的強(qiáng)健性。

圖3 三態(tài)邏輯流程圖Fig.3 Flow chart of the tri-state logic

三態(tài)邏輯流程如圖3所示。其中，α和β分別是校核態(tài)和鎖定態(tài)所能容忍的連續(xù)錯(cuò)誤幀數(shù)。α、β選擇直接關(guān)系到幀同步的捕獲時(shí)間與保持時(shí)間。校核參數(shù)α大真同步概率大，捕獲時(shí)間長；β小捕獲時(shí)間短，假同步概率大。保護(hù)參數(shù)β越大，幀同步維持時(shí)間越長，重新返回幀同步捕捉時(shí)間也越長：β值小幀同步維持時(shí)間短，重新返回幀同步捕捉時(shí)間少。因此應(yīng)合理選擇這兩個(gè)參數(shù)。在圖3中，F(xiàn)S=0和FS=1分別表示輸入數(shù)據(jù)經(jīng)過數(shù)字相關(guān)器后全加網(wǎng)絡(luò)的輸出值小于和不小于門限值。

2 幀同步碼組

幀同步碼組是一種特殊碼組，要滿足以下特點(diǎn)[1]：具有尖銳的單峰特性的局部自相關(guān)函數(shù)；便于信息碼區(qū)別；碼長適中。對于一個(gè) n 位長的碼組{x1，x2，…，xn}，其中 xi∈{+1，-1}，局部自相關(guān)函數(shù)定義為

其中，可用于做幀同步碼的碼字主要有[5]：Barker碼，Reed-Maller碼，Legender碼，偽隨機(jī)碼和最佳同步碼。前4種只有奇數(shù)碼位長，最后一種奇偶都存在。前4種碼中，除了Barker碼外，錯(cuò)位數(shù)不為零時(shí)，都存在不同程度的旁瓣。

Barker碼是一種有限長的非周期序列，它的局部自相關(guān)函數(shù)滿足

Barker碼的補(bǔ)碼、鏡像碼和鏡像補(bǔ)碼與正碼一樣都具有良好的自相關(guān)特性。當(dāng)n=11時(shí)，Barker碼的正碼、補(bǔ)碼、鏡像碼和鏡像補(bǔ)碼分別為 （+1，+1，+1，-1，-1，-1，+1，-1，-1，+1，-1）、（-1，-1，-1，+1，+1，+1，-1，+1，+1，-1，+1）、（-1，+1，-1，-1，+1，-1，-1，-1，+1，+1，+1）和（+1，-1，+1，+1，-1，+1，+1，+1，-1，-1，-1）。它們的局部自相關(guān)函數(shù)如圖4所示。

圖4 位Baker碼局部自相關(guān)函數(shù)Fig.4 Local autocorrelation function of Baker code with a length of 11 bits

Reed-Maller碼，Legender碼和偽隨機(jī)碼都是由數(shù)學(xué)理論推導(dǎo)出來的。偽隨機(jī)序列主要具有以下3點(diǎn)性質(zhì)：

1）偽隨機(jī)序列每一周期中的0和1的個(gè)數(shù)接近相等；

2）把偽隨機(jī)序列每一周期中連續(xù)出現(xiàn)0或1的子序列稱為游程。每一周期中連續(xù)的0或1的個(gè)數(shù)稱為游程長度。偽隨機(jī)序列每一周期中長度為1的游程約占游程總數(shù)的1/2，長度為2的游程約占游程總數(shù)的1/22，以此類推。即每一周期內(nèi)，長度為n的游程出現(xiàn)的次數(shù)約是長度為n+1的游程出現(xiàn)的次數(shù)的兩倍。且在同樣長度的游程中，0游程數(shù)和1游程數(shù)大致相等。

3）偽隨機(jī)序列的自相關(guān)函數(shù)類似于白噪聲自相關(guān)函數(shù)的性質(zhì)。

偽隨機(jī)序列具有類似隨機(jī)序列的性質(zhì)，它的結(jié)構(gòu)或形式是可以預(yù)先確定的，并且可以重復(fù)地產(chǎn)生和復(fù)制。二元m序列是一種偽隨機(jī)序列，它具有優(yōu)良的自相關(guān)函數(shù)，且易于產(chǎn)生和復(fù)制，在擴(kuò)展頻譜技術(shù)中得到廣泛的應(yīng)用。在實(shí)際工程應(yīng)用中，m序列既可以用硬件產(chǎn)生，也可以用軟件產(chǎn)生，然后存在存儲器中通過相應(yīng)的時(shí)鐘輸出。圖5給出了用線性碼序列發(fā)生器產(chǎn)生m序列原理框圖[3]。

圖5 線性反饋移位寄存器Fig.5 Linear feedback shift register

圖5中共有n個(gè)移位寄存器，每一級寄存器的狀態(tài)用ai表示，ai=0或1。反饋線的連接狀態(tài)ci用表示，ci=1表示此線接通（參加反饋運(yùn)算），ci=0表示此線斷開，此級移位寄存器狀態(tài)不參加反饋運(yùn)算。n級移位寄存器除去全0輸出狀態(tài)外，能產(chǎn)生的序列的最大可能周期為p=2n-1。由于m序列是同樣級數(shù)的線性移位寄存器所產(chǎn)生的最大長度序列，因此，它的效率是最高的。

最佳同步碼是采用計(jì)算機(jī)優(yōu)選出來的，美國國家航空航天局（NASA）優(yōu)選出的常用幾種最佳同步碼如表1所示。

對于一個(gè)遙測系統(tǒng)，系統(tǒng)的有效性和可靠性是相互矛盾的。幀同步碼位數(shù)的選取也是需要折中考慮的。幀同步碼位數(shù)越短，在幀同步碼組位置上檢出假同步的概率就越大。反之，假同步的概率就越小。但是，由于信道中總是存在噪聲和干擾，幀同步碼位數(shù)越長產(chǎn)生誤碼的可能性就越大，同步碼的捕獲時(shí)間也會越長，同時(shí)信道利用率越低。通常，對一般長度的數(shù)據(jù)幀，幀同步碼長度占幀總長的5%～10%是較理想的選擇。對于遙測數(shù)據(jù)幀很長，幀同步碼最長不超過64位。

表1 常用最佳同步碼表Tab.1 Table of commonly optimal synchronization code

3 FPGA實(shí)現(xiàn)

為了提高幀同步器的通用性，這里將幀同步器設(shè)計(jì)成參數(shù)可變的，它的輸入?yún)?shù)如下：

①輸入碼速率：100 bps～30 Mbps；

②字長：4～16 bits；

③幀長：4～8 192 字/幀；

④幀同步碼長：4～32 bits；

⑤幀同步碼組：選取合適的碼組；

⑥幀同步碼字位置：幀頭（1）或幀尾（0）；

⑦S態(tài)幀同步碼容錯(cuò)數(shù)：0～15 bits（與數(shù)字比較器的門限值對應(yīng)關(guān)系）；

⑧C態(tài)幀同步碼容錯(cuò)數(shù)（α）：0~7 bits

⑨L態(tài)幀同步碼容錯(cuò)數(shù)（β）：0~7 bits

幀同步器的Verilog[6]程序?qū)崿F(xiàn)原理框圖如圖6所示。

圖6 幀同步器FPGA實(shí)現(xiàn)原理框圖Fig.6 Realization block diagram of frame synchronizer using FPGA

4 仿真結(jié)果

圖7 10 Mbps碼率幀同步器仿真結(jié)果圖Fig.7 Simulation figure of frame synchronizer with 10 Mbps bit rate

圖7給出幀同步器的仿真結(jié)果。PCM遙測系統(tǒng)仿真條件是：NRZ-L 碼；碼率：10 Mb/s；字長：8 bits；幀長：160 字/幀；幀同步碼長：16 bits，32 bits；幀同步碼組：EB90（十六進(jìn)制）[5]，0D67FC1D（十六進(jìn)制）；幀同步碼字位置：幀頭（1）；S態(tài)幀同步碼容錯(cuò)數(shù)：1 bit，3 bits；C 態(tài)幀同步容錯(cuò)幀數(shù)（α）：2幀；L態(tài)幀同步容錯(cuò)幀數(shù) （β）：3幀。仿真軟件是：modelsim SE6.5版本。

由圖7可以看出，幀同步器具有可實(shí)現(xiàn)性。同時(shí)，這種幀同步器可以根據(jù)不同的輸入來滿足不同遙測系統(tǒng)的需求，具有較高的靈活性。

5 結(jié)束語

基于FPGA所設(shè)計(jì)的幀同步器具有一定的抗噪聲和干擾能力，其可靠性比傳統(tǒng)的未采用三態(tài)邏輯模塊的幀同步器高。另外，它可以適應(yīng)不同用戶的需求，具有較強(qiáng)的靈活性。這將大大降低開發(fā)成本。

[1]樊昌信，張甫翊，徐炳祥，等.通信原理[M].5版.北京：國防大學(xué)出版社，2006.

[2]季仲梅，楊洪生，王大鳴，等.通信中的同步技術(shù)及應(yīng)用[M].北京：清華大學(xué)出版社，2008.

[3]曾一凡，李暉.擴(kuò)頻通信原理[M].北京：機(jī)械工業(yè)出版社，2005.

[4]張軍，姚遠(yuǎn)，張其善.高速可編程PCM遙測幀同步器[J].北京航空航天大學(xué)學(xué)報(bào)，1994，20（1）:25-30.

ZHANG Jun，YAO Yuan，ZHANG Qi-shan.A high-rate programmable pcm telemtry frame synchronizer[J].Journal of Beijing University of Aeronautics and Astronautics，1994，20（1）:25-30.

[5]姜昌，范曉玲.航天通信跟蹤技術(shù)導(dǎo)論[M].北京：北京工業(yè)大學(xué)出版社，2003.

[6]周潤景，蘇良碧.基于Quartus II的數(shù)字系統(tǒng)Verilog HDL設(shè)計(jì)實(shí)例詳解[M].北京：電子工業(yè)出版社，2010.