李正大，解 琳，佘彥武

（1. 長(zhǎng)沙學(xué)院 電子與通信工程系，長(zhǎng)沙 410003；2. 長(zhǎng)沙市南雅中學(xué)，長(zhǎng)沙 410129）

1 帶隙基準(zhǔn)源的研究現(xiàn)狀

基準(zhǔn)源是模擬集成電路中最重要的模塊，在較高精度的電路中常用于其精度的參考電位的設(shè)計(jì)中運(yùn)用，例如：在LM393、A/D、D/A、RAM、FLASH等。這樣設(shè)計(jì)的結(jié)構(gòu)因有相對(duì)而言簡(jiǎn)單的電路原理和清晰的結(jié)構(gòu)和相當(dāng)穩(wěn)定的溫度特性，因此，受到很多設(shè)計(jì)者的青睞。通常，一種基準(zhǔn)源性能評(píng)價(jià)指標(biāo)很多，一個(gè)優(yōu)異的設(shè)計(jì)應(yīng)該包含：1）電壓抑制比（PSRR）；2）環(huán)境溫度容忍度；3）可靠性；4）工藝精度；5）功率；6）噪音比；7）能耗；8）成本等等。

針對(duì)pn結(jié)電壓具有負(fù)溫度系數(shù)的特點(diǎn)，上世紀(jì)有人提出了用線性補(bǔ)償?shù)姆椒ǐ@得電壓的基準(zhǔn)電壓，這種電壓恰好是硅的帶隙電壓，所以人們統(tǒng)稱(chēng)帶隙基準(zhǔn)源。現(xiàn)在， CMOS工藝成為最主要的研究方向，在當(dāng)時(shí)技術(shù)落后，雙極型的工藝較容易實(shí)現(xiàn)，所以剛開(kāi)始是雙極性的。在研究CMOS工藝時(shí)，由于工藝不成熟存在很多問(wèn)題如：工藝誤差和電壓失調(diào)，性能不穩(wěn)定，隨著科技的發(fā)展，傳統(tǒng)的BiCMOS工藝得到很大的改進(jìn)而提升，從而使帶隙基準(zhǔn)源的各項(xiàng)性能指標(biāo)獲得穩(wěn)定快速的提高。

科技的發(fā)展，工藝水平的提高。集成塊在變小，能耗在降低，質(zhì)量在變輕，電壓在降低，0.18μmCMOS工藝技術(shù)已經(jīng)成為主流技術(shù)。這為設(shè)計(jì)帶來(lái)了新的要求。

2 高精度帶隙基準(zhǔn)源設(shè)計(jì)

傳統(tǒng)帶隙基準(zhǔn)源環(huán)境溫度系數(shù)較差，難以提供穩(wěn)定性能來(lái)實(shí)現(xiàn)對(duì)現(xiàn)代高精度要求的的需求，此外，在電路設(shè)計(jì)上和指標(biāo)上,對(duì)PSRR也是傳統(tǒng)的設(shè)計(jì)中很難被重視一個(gè)重要因素。因此，要構(gòu)件一種擁有高電源電壓抑制比PSRR（81dB以上）和低溫度系數(shù)（10ppm/oC以下）的帶隙基準(zhǔn)源。各種溫度段的高階補(bǔ)償完全采用巧妙的NMOS管遺失電流量的方式來(lái)完成，該篇文章探究的帶隙基準(zhǔn)源可以將溫度系數(shù)穩(wěn)定到8.0-8.2ppm/℃。不僅如此，為了提高帶隙基準(zhǔn)源的PSRR，我們通常是在運(yùn)算放大器和工作電源之間直接導(dǎo)入負(fù)反饋的方式實(shí)現(xiàn)的，獲得了80dB以上的低頻電源電壓抑制比（PSRR），這個(gè)結(jié)果是比較理想的。

2.1 設(shè)計(jì)電路

在低溫階段出現(xiàn)負(fù)溫度系數(shù)占主導(dǎo)時(shí)，可以損失一部分Q4（晶體管）上的電流量，就等于間接阻止了負(fù)溫度系數(shù)，原因就是Q4上的壓降在減小；當(dāng)進(jìn)入高溫段時(shí)，正溫度系數(shù)同樣占主導(dǎo)，也可以遺漏電阻R4上的一些電流量，那么電阻R4上的壓降勢(shì)一定趨于平緩，就等于非直接降低了現(xiàn)在的正溫度系數(shù)。經(jīng)過(guò)這種方式，那我們就完成抑制了這種非線性偏差，基于這種思想，設(shè)計(jì)了一種改進(jìn)的帶隙基準(zhǔn)源如圖1所示。

2.2 溫度特性的改善

PTAT引腳引入正溫度系數(shù)的電流量，對(duì)穩(wěn)定在較低溫區(qū)時(shí)溫度特性是PTAT引腳引入正溫度系數(shù)的電流量來(lái)抑制的。NM5管減小晶體管Q4上的電流，從而使其在低溫時(shí)段更具平穩(wěn)；到達(dá)較高溫度段以后，進(jìn)入高溫段后，必須減少R4上的壓降量，所以NM4管必須漏掉大部分電流量才能實(shí)現(xiàn)，也就是G_ref引腳引入正溫度系數(shù)的電流，這樣一來(lái)高溫段的曲線更加平穩(wěn)，不會(huì)出現(xiàn)大的波動(dòng)。

圖1 改進(jìn)的帶隙基準(zhǔn)源電路結(jié)構(gòu)

為了在高溫段不使NM4漏掉的電流變化無(wú)常，尤其是不能讓其隨意增加，不是直接去用Vref去穩(wěn)定NM4的柵極，而是引入G_ref來(lái)穩(wěn)住它，目的是防止NM4失去的電流量很大時(shí)，會(huì)使基準(zhǔn)源出現(xiàn)負(fù)的溫度系數(shù)這一反常的的特性，因?yàn)樵诟邷囟我话愣际钦臏囟认禂?shù)。為了防止這一情況，必須對(duì)G_ref上的電壓做出要求：1) 低溫段，基準(zhǔn)源不能出現(xiàn)負(fù)的溫度系數(shù)，工作電壓G_ref上的一定要是充足的；2)當(dāng)基準(zhǔn)源步入正溫度系數(shù)占主導(dǎo)地位的高溫度段時(shí)，必須確保在此段狀態(tài)下可以漏掉相當(dāng)多的電流量來(lái)減持R4上的電壓量，工作電壓G_ref同時(shí)要求必須是穩(wěn)定的和充足的。

因此，有必要設(shè)計(jì)一路和帶隙基準(zhǔn)源非常相同的支路來(lái)穩(wěn)定G_ref電壓值，要求其中電路中R3的電阻值大于電路中R4以保證滿足第一個(gè)條件a，并且在高溫段損失大量的電流量來(lái)滿足G_ref呈現(xiàn)負(fù)的溫度系數(shù)這一特性，要求NM2管有足夠的長(zhǎng)寬比，來(lái)滿足第二個(gè)條件b。

圖2 為G-ref的特性曲線（溫度）

2.3 電源電壓抑制比（PSRR）的改善

帶隙基準(zhǔn)源如果帶運(yùn)放結(jié)構(gòu)，其PSRR特性在很大程度上受到所用運(yùn)放的。通常情況下，讓帶隙基準(zhǔn)源在設(shè)計(jì)具有開(kāi)環(huán)電壓高增益與電源電壓高抑制比是前提。受控于運(yùn)算放大的電路的電源電壓抑制特性（PSRR）是傳統(tǒng)隙基準(zhǔn)源的特點(diǎn)并且其影響相當(dāng)頑固，如果不改變電路設(shè)計(jì)結(jié)構(gòu)的前提下是不能完成自動(dòng)調(diào)節(jié)。

如圖3所示，本文設(shè)計(jì)的帶隙基準(zhǔn)源通過(guò)PM1和NM1結(jié)構(gòu)（有源負(fù)載反相器）將工作電源的噪聲引入有源負(fù)載反相器的負(fù)反饋，而且加入特定的電阻R2，這一點(diǎn)非常重要，電阻R2的加入使電源電壓抑制比（PSRR）可以任意調(diào)節(jié)變?yōu)榭赡堋２还茈娫措妷涸鯓硬▌?dòng)，即其增大或變小，控制支路的電流也緊跟著變大或變小，因?yàn)橛须娮鑂1上的的損耗，A點(diǎn)的電位變化量會(huì)明顯高于B點(diǎn)電位量，所以運(yùn)算放大器輸出端的電位會(huì)被迫下降，通過(guò)M0和M1組成的反相器使PM1、PM2與PM3管的柵極電壓跟著上揚(yáng)，分支路電流量開(kāi)始變?nèi)酰@樣就完成了負(fù)反饋。在A點(diǎn)電位上設(shè)計(jì)加入一個(gè)電阻R2，這樣一來(lái)A點(diǎn)電位比起電源電壓的變化量來(lái)說(shuō)變得靈活多了，為帶隙基準(zhǔn)源的PSRR提供了有力的保證。

圖3 為改善電源電壓抑制比性能的主要電路結(jié)構(gòu)

3 在Cadence Spectre仿真結(jié)果及解釋

在參照CSMC 0. 5μm標(biāo)準(zhǔn)下以及穩(wěn)定的CMOS工藝是本設(shè)計(jì)的特點(diǎn)，在Cadence Spectre軟件下仿真，獲得的性能參數(shù)較為理想，結(jié)果如下：

1) 在3.0V的電壓供電下，在-38-118oC的溫度之間進(jìn)行有效掃描，獲得如圖4所示的溫度曲線。圖中明顯的看出有多段溫度補(bǔ)償?shù)挠∮洠Y(jié)果顯示具有8.1ppm/oC的溫度系數(shù)。

圖4 溫度特性

2) 如圖5顯示了本文設(shè)計(jì)的帶隙基準(zhǔn)源對(duì)電源電壓的抑制效果。結(jié)果顯示在低頻時(shí)電源電壓抑制比（PSRR）為82dB，當(dāng)頻率到達(dá)1kHz時(shí)，電源電壓抑制比仍有72dB以上。

圖5 電源電壓抑制比特性曲線

3) 如圖6所示，只要高于2.50V電源電壓時(shí)，設(shè)計(jì)電路就可輸出平穩(wěn)的電壓。即便電源電壓在2.5-5.0V間波動(dòng)時(shí)，該設(shè)計(jì)電壓調(diào)整率為1.04mV/V。

圖6 基準(zhǔn)源輸出的電源電壓調(diào)整率特性曲線

4 結(jié)束語(yǔ)

通過(guò)NMOS管分流方式完成多段式的電壓補(bǔ)償，是本文的特點(diǎn)和重點(diǎn)，這種全新的分段多次補(bǔ)償式帶隙基準(zhǔn)源電路在設(shè)計(jì)上有很多優(yōu)點(diǎn)：一是電路簡(jiǎn)單明了，而且性能卓越，二是效果明顯。帶隙基準(zhǔn)源在溫度上通過(guò)全新的分段補(bǔ)償式即NMOS管掉電流的方式完成了高階補(bǔ)償，這是基于設(shè)計(jì)其最低工作電壓在2.50V，得到比較理想的溫度系數(shù)為8.1ppm/oC，而且還詳細(xì)說(shuō)明這種功能實(shí)現(xiàn)的工作原理和特性要求。除此之外，在提高工作電源電壓的PSRR即抑制比，我們是在運(yùn)放與工作電壓之間導(dǎo)入負(fù)反饋的方式來(lái)實(shí)現(xiàn)的，獲得在低頻下的PSRR為82.0dB，同時(shí)還解析了這是工作方式的的原理和過(guò)程。并提出了一條嶄新的溫度補(bǔ)償思路，有一定的參考價(jià)值。

[1] 吳雯雯.高電源抑制帶隙基準(zhǔn)源的研究與設(shè)計(jì)[D].南京:東南大學(xué),2009.

[2] Jieh-Tsomg W.Voltage and Current References.http:/www.ics.ee.nct.ed.tw/-jtw/cnote /aic01/grLpat.2001-01-29.

[3] 肖坤光.一種BiCMOS基準(zhǔn)源及其應(yīng)用[J].微電子學(xué),1995,25(4):22-26.

[5] 胡萍,陳路.0.18μm上升為主流IC設(shè)計(jì)技術(shù),縮短設(shè)計(jì)周期成為最大挑戰(zhàn).http：//www.Eetchinacom/ART_8800365921 480101.HTM2005-05-08.

[6] 田濤高精度基準(zhǔn)源的研究與設(shè)計(jì)[D].湖南大學(xué),2006.