謝 莉，余 勝，肖 奔，張艷蕾

(湖南人文科技學(xué)院 物理與信息工程系，湖南 婁底417000)

隨著半導(dǎo)體技術(shù)的連續(xù)發(fā)展和器件技術(shù)尺寸的持續(xù)縮小，數(shù)字電路部分的速度越來(lái)越快，這就要求模數(shù)轉(zhuǎn)換器具有高的采樣率、高的分辨率和低的功耗。特別是在雷達(dá)、無(wú)線通信、高數(shù)據(jù)采集系統(tǒng)等應(yīng)用領(lǐng)域[1]，要求模數(shù)轉(zhuǎn)換器具有的采樣率達(dá)GHz以上。

本文設(shè)計(jì)了一個(gè)采樣率達(dá)4GHz分辨率為6位的內(nèi)插低功耗模數(shù)轉(zhuǎn)換器，以下是設(shè)計(jì)構(gòu)想。

一 總體電路結(jié)構(gòu)

采用并行的結(jié)構(gòu)可以使模數(shù)轉(zhuǎn)換所需時(shí)間為一個(gè)時(shí)鐘周期，是模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中轉(zhuǎn)換速度最快的一種結(jié)構(gòu)，但并行結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器功耗大，分辨率低，為此，本文在并行結(jié)構(gòu)的基礎(chǔ)上，結(jié)合內(nèi)插技術(shù)，使模數(shù)轉(zhuǎn)換器轉(zhuǎn)換時(shí)間也是一個(gè)時(shí)鐘周期，但由于大大減少了預(yù)放大器電路的個(gè)數(shù)，功耗和芯片面積大大降低，與此同時(shí)也大大降低了模數(shù)轉(zhuǎn)換器的輸入電容，使模數(shù)轉(zhuǎn)換器的線性性非常好。圖1為本文設(shè)計(jì)的6位內(nèi)插式模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖，整個(gè)系統(tǒng)由模擬電路部分和數(shù)字電路部分組成，模擬電路部分包括內(nèi)插預(yù)處理電路和比較電路，數(shù)字電路部分由解碼電路組成。內(nèi)插預(yù)處理電路由參考電阻網(wǎng)絡(luò)、內(nèi)插電阻和內(nèi)插預(yù)放大器組成。電阻內(nèi)插與有源(比較器)內(nèi)插級(jí)聯(lián)的2級(jí)內(nèi)插方式，使其內(nèi)插因子達(dá)到4[2]。

圖1 6位內(nèi)插式模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖

參考電阻網(wǎng)絡(luò)通過(guò)阻值相同的16個(gè)電阻對(duì)低端和高端參考電壓進(jìn)行分壓，得到的17個(gè)基準(zhǔn)電壓分別與輸入信號(hào)Vin做為17個(gè)內(nèi)插預(yù)放大器的輸入。17個(gè)內(nèi)插預(yù)放大器的差分輸出信號(hào)通過(guò)內(nèi)插因子為4的內(nèi)插電路，得到65組差分信號(hào)，把低端和高端的2組差分信號(hào)用于冗余，剩下中間的63組差分信號(hào)分別作為比較器的輸入，得到63組差分的溫度計(jì)碼。解碼電路首先將溫度計(jì)碼轉(zhuǎn)換成格林碼，再將格林碼轉(zhuǎn)換成6位二進(jìn)制碼。而達(dá)到同樣分辨率的并行結(jié)構(gòu)，參考電阻需63個(gè)，預(yù)放大電路需63個(gè)，因此內(nèi)插技術(shù)大大降低了模數(shù)轉(zhuǎn)換器的輸入電容、功耗與芯片面積，提高了其線性性。

二 模擬電路部分的設(shè)計(jì)

模擬電路部分包括：參考電阻網(wǎng)絡(luò)、內(nèi)插預(yù)放大電路、內(nèi)插電阻和比較電路。

(一)參考電阻網(wǎng)絡(luò)

當(dāng)參考電阻的阻值較小時(shí)，電流較大，從而導(dǎo)致電阻網(wǎng)絡(luò)消耗的功耗較大；反之，當(dāng)電阻阻值較大時(shí)，電流較小，電阻網(wǎng)絡(luò)產(chǎn)生的功耗較低。但在高頻模擬輸入信號(hào)下，預(yù)放大器輸入對(duì)管的柵源寄生電容會(huì)耦合到基準(zhǔn)電阻梯，出現(xiàn)饋通電壓，影響基準(zhǔn)電壓的準(zhǔn)確性，其饋通電壓的計(jì)算公式[3]為：

U=2n-2πfinRC

(1)

其中U為饋通電壓，fin為輸入信號(hào)頻率，C為總輸入電容，R為總輸入電阻，n為ADC的位數(shù)。由公式(1)可知，當(dāng)電阻阻值較大時(shí)，饋通電壓增大，從而使電阻網(wǎng)絡(luò)產(chǎn)生的基準(zhǔn)電壓發(fā)生偏差也大。因此電阻阻值必須在功耗和誤差之間折中。

本文設(shè)計(jì)的6位模數(shù)轉(zhuǎn)換器，假設(shè)總輸入電容為1pF，饋通電壓1LSB，輸入頻率為102MHz的信號(hào)，通過(guò)公式(1)可知，允許的最大參考電阻值為200，兩端參考電壓差為0.4V，因此電阻串上功耗0.804mW，功耗極小。

(二) 內(nèi)插原理

引入內(nèi)插技術(shù)，減少了并行模數(shù)轉(zhuǎn)換器中預(yù)放大電路的數(shù)目，減少了芯片面積，降低了功耗，同時(shí)也減少了其輸入電容、降低了非線性性。

圖3 內(nèi)插對(duì)線性范圍的要求

本文采用的內(nèi)插方式如圖4所示，內(nèi)插放大器輸出的差分信號(hào)，經(jīng)過(guò)電阻內(nèi)插與比較器內(nèi)插的兩級(jí)內(nèi)插方式，使內(nèi)插因子達(dá)到4。

圖4 兩級(jí)內(nèi)插方式

內(nèi)插電阻阻值不能太小，太小阻值的內(nèi)插電阻內(nèi)插放大器很難驅(qū)動(dòng)，要驅(qū)動(dòng)阻值小的電阻，需設(shè)計(jì)復(fù)雜的內(nèi)插放大電路；內(nèi)插電阻阻值也不能太大，太大的內(nèi)插電阻會(huì)產(chǎn)生嚴(yán)重的饋通效應(yīng)，使比較器難以正確比較。所以設(shè)計(jì)時(shí)這些因素要綜合考慮。

(三)內(nèi)插預(yù)放大器

由內(nèi)插原理可知，內(nèi)插預(yù)放大電路要求有較寬的帶寬和線性范圍，但對(duì)增益的要求并不高。本文設(shè)計(jì)的內(nèi)插預(yù)放大電路如圖5所示，設(shè)計(jì)時(shí)， PMOS管做為放大器的負(fù)載，與采用電阻做負(fù)載相比，有較寬的帶寬；其次采用兩個(gè)共源差分電路獲得了良好的線性范圍，其中Mb管是低負(fù)跨導(dǎo)，Ma管是正跨導(dǎo)。其負(fù)載電流與電壓的輸出輸入曲線如圖6所示，Mb的跨導(dǎo)gmb對(duì)Ma的跨導(dǎo)gma非線性部分進(jìn)行了補(bǔ)償，使其傳輸特性呈線性特性，增大了線性范圍。

圖5 內(nèi)插放大電路

圖6 內(nèi)插放大電路傳輸特性

(四)比較電路

為了使比較器有較寬的帶寬、較大的增益和比較速度，在設(shè)計(jì)時(shí)采用多級(jí)級(jí)聯(lián)可以達(dá)到大帶寬和高增益[7]的要求，但一般電路在實(shí)現(xiàn)的時(shí)，其總的比較時(shí)間等于各級(jí)電路的時(shí)間之和，從而使比較器總比較所需的時(shí)間增大。

本文用時(shí)鐘對(duì)各級(jí)電路進(jìn)行控制，使其工作在流水線的工作方式下，因此，整個(gè)比較所需的時(shí)間就是一個(gè)時(shí)鐘周期，即其中一級(jí)電路所需的時(shí)間；同時(shí)采用電感技術(shù)[4]，使各級(jí)電路比較所需時(shí)間降低，從而進(jìn)一步降低整個(gè)比較器比較的時(shí)間。

本文設(shè)計(jì)的比較電路如圖7所示，它由前置放大電路、第一級(jí)前放鎖存和第二級(jí)前放鎖存三部分構(gòu)成。在前放鎖存電路之前增加了前置放大電路，隔開(kāi)內(nèi)插電阻電路與比較電路，有效降低了電路的回程噪聲，并將輸入信號(hào)放大使后級(jí)比較電路所需比較的時(shí)間減少。同時(shí)，兩級(jí)前放鎖存電路由兩個(gè)相位相反的外部時(shí)鐘clk+和clk-控制，使電路工作在流水線的工作方式下[5]。當(dāng)clk+處于高電平時(shí)，前級(jí)電路為前置放大階段，此時(shí)后級(jí)電路為鎖存放大階段，反之，當(dāng)時(shí)鐘clk+處于低電平時(shí)，前級(jí)電路為鎖存放大階段，后級(jí)為前置放大階段。因此比較器比較得到溫度計(jì)碼所需要的時(shí)間為2級(jí)前放鎖存電路中轉(zhuǎn)換時(shí)間最大的一級(jí)所需時(shí)間。

圖7 比較電路

三 數(shù)字電路部分的設(shè)計(jì)

本文采用的是基于門級(jí)的解碼電路，比較器產(chǎn)生的63對(duì)差分的溫度計(jì)碼作為解碼器的輸入信號(hào)。解碼器對(duì)63對(duì)差分的溫度計(jì)碼Tn解碼為6位格林碼Gn，再將格林碼轉(zhuǎn)換成6位二進(jìn)制碼Bn。通過(guò)格林碼的相鄰的碼之間僅有1位不同的特點(diǎn)，有效地抑制了火花碼和亞穩(wěn)定性產(chǎn)生[6-7]。

由編碼理論可知，溫度計(jì)碼、格林碼、二進(jìn)制碼之間的關(guān)系如公式(2)、(3)所示。本文為了簡(jiǎn)化電路設(shè)計(jì)，消除解碼電路中G0、G1、G2、G3所用的加法電路，對(duì)表達(dá)式(2)進(jìn)行邏輯變換，得到公式(4)，由公式(4)可知整個(gè)解碼電路設(shè)計(jì)不需用到加法電路，只用異或門與與門實(shí)現(xiàn)解碼，其解碼結(jié)構(gòu)圖如圖8所示。

同時(shí)，為了使減小解碼電路解碼的時(shí)間，通過(guò)兩級(jí)鎖存電路(Latch)，使解碼電路工作在流水線的工作方式下，這樣提高了電路的速度[5]。同時(shí)，各門級(jí)采用電流模式邏輯電路形式[8]，及差分低擺幅的信號(hào)，降低了電路的噪聲影響，具有較低的電路功耗。

G5=T32

(2)

B5=G5

B4=G4⊕B5

B3=G3⊕B4

B2=G2⊕B

(3)

B1=G1⊕B2

(4)

圖8 6位解碼器邏輯電路圖

四 仿真結(jié)果

圖9—圖12是本文設(shè)計(jì)的模數(shù)轉(zhuǎn)換器電路的仿真結(jié)果。圖9和圖10分別為，當(dāng)模數(shù)轉(zhuǎn)換器輸入正弦信號(hào)和斜波信號(hào)時(shí)，用HSPICE對(duì)其進(jìn)行瞬態(tài)仿真的波形圖。參考電壓1.0～1.6V，采樣頻率4GHz，即比較器、解碼器的時(shí)鐘頻率，正弦輸入信號(hào)頻率為100MHz，幅值為2/3滿量程，斜波信號(hào)為滿量程，電源電壓為1.8V。由仿真結(jié)果可知，六位二進(jìn)制位的差分輸出擺幅是±0.4V。且通過(guò)MATLAB對(duì)6位模數(shù)轉(zhuǎn)換器的性能進(jìn)行仿真，得到其積分非線性和微分非線性如圖11和圖12所示，由仿真結(jié)果可知微分非線性和積分非線性分別小于0.124LSB和0.243LSB，很顯然具有良好的線性性能；同時(shí)正弦輸入信號(hào)的頻率為100MHz時(shí)，在4GHz的采樣率下，其有效比特?cái)?shù)為5.02bits，且功耗小于220mW。

圖9 輸入正弦信號(hào)的6位模數(shù)轉(zhuǎn)換器仿真結(jié)果

圖10 輸入斜波信號(hào)的6位模數(shù)轉(zhuǎn)換器仿真結(jié)果

圖11 積分非線性

圖12 微分非線性

五 結(jié)論

基于0.18μm CMOS工藝上，本文設(shè)計(jì)了一個(gè)6位采樣速率達(dá)到4GHz的內(nèi)插模數(shù)轉(zhuǎn)換電路。電阻與有源內(nèi)插級(jí)聯(lián)的內(nèi)插方式、流水線的工作方式、差分低擺幅的工作狀態(tài)以及電感技術(shù)，使得模數(shù)轉(zhuǎn)換器采樣速率達(dá)到4GS/s，微分非線性和積分非線性分別小于0.124LSB和0.243LSB ，輸入100MHz的正弦信號(hào)下，有效比特?cái)?shù)達(dá)到5.02bits，功耗小于220mW。因此本文設(shè)計(jì)的模數(shù)轉(zhuǎn)換器具有合適的分辨率、較高的采樣率、較好的線性性及較低的功耗，適用于轉(zhuǎn)換速度要求較高的系統(tǒng)。

參考文獻(xiàn):

[1]PARK S. Design techniques for high performance CMOS flash ananlog-to-digital converters[M]//The degree of Doctoral of Philosophy in the University of Michigan. United States: Electrical Engineering in the University of Michigan，2006:2-4.

[2]NAKAJIMA Y. A Background self-calibrated 6b 2.7 GS/s ADC with cascade-calibrated folding Interpolating architecture [J]. IEEE Journal of Solid-State Circuits, 2010, 45(4):707-718.

[3]莫太山,馬成炎,葉甜春.用于低中頻GPS接收機(jī)的CMOS閃爍型模數(shù)轉(zhuǎn)換器[J].微電子學(xué)與計(jì)算機(jī),2008,25(2):71-75.

[4]PARK S, YORGOS P, MICHAEL P. A4-GS/s 4-bit flash ADC in 0.18μm CMOS[J]. IEEE Journal of Solid-State Circuits. 2007,9(42):1865-1872.

[5]謝莉，王春華.4位5GS/s 0.18μm CMOS并行A/D轉(zhuǎn)換器[J].微電子學(xué)，2009，3(39):315-319.

[6]RAZAVI B, Principles of data conversion system design[M].IEEE Press, 1994:12 :272.

[7]艾倫,等.CMOS 模擬集成電路設(shè)計(jì)[M]. 馮軍,等譯. 電子工業(yè)出版社,2005:557-571.

[8]SCHOLTENS P, VERTREGT M. A 6-b 1.6-Gsample/s flash ADC in 0.18μm CMOS using averaging termination[J]. IEEE Journal Solid-State Circuits,2002, 37(4):1599-1609.