何常德,張國軍,劉 俊
(中北大學(xué)電子與計(jì)算機(jī)科學(xué)技術(shù)學(xué)院,山西太原 030051)
“集成電路分析與設(shè)計(jì)”課程的實(shí)驗(yàn)教學(xué)方法改革
何常德,張國軍,劉 俊
(中北大學(xué)電子與計(jì)算機(jī)科學(xué)技術(shù)學(xué)院,山西太原 030051)
本文以“集成電路分析與設(shè)計(jì)”課程的一個(gè)實(shí)驗(yàn)“D觸發(fā)器設(shè)計(jì)”為例,介紹一種實(shí)驗(yàn)教學(xué)方法,幫助學(xué)生掌握全定制集成電路設(shè)計(jì)流程和使用集成電路設(shè)計(jì)相關(guān)EDA軟件,達(dá)到學(xué)生能夠獨(dú)立進(jìn)行集成電路設(shè)計(jì)的目的。教學(xué)實(shí)踐證明,該教學(xué)方法切實(shí)可行,具有良好的教學(xué)效果。
實(shí)驗(yàn)教學(xué);集成電路設(shè)計(jì);D觸發(fā)器
“集成電路分析與設(shè)計(jì)”課程主要介紹集成電路的設(shè)計(jì)流程、數(shù)字和模擬IC基本單元、集成電路系統(tǒng)設(shè)計(jì)方法和電子設(shè)計(jì)自動化EDA工具使用基礎(chǔ)知識,是一門理論與實(shí)踐相結(jié)合的IC設(shè)計(jì)入門課程[1-3]?!凹呻娐贩治雠c設(shè)計(jì)”課程主要使學(xué)生掌握系統(tǒng)的集成電路知識和使用EDA工具進(jìn)行電路設(shè)計(jì)的能力。集成電路分析與設(shè)計(jì)也是一門實(shí)踐性很強(qiáng)的課程,因而實(shí)驗(yàn)教學(xué)是"集成電路分析與設(shè)計(jì)"課程整個(gè)教學(xué)環(huán)節(jié)的重要組成部分。
本文提出一種IC設(shè)計(jì)實(shí)驗(yàn)教學(xué)方法,該方法的核心內(nèi)容是:①將全定制IC設(shè)計(jì)完整流程作為每個(gè)實(shí)驗(yàn)的實(shí)驗(yàn)步驟;②實(shí)驗(yàn)的每一步都制定了明確的實(shí)驗(yàn)結(jié)果評價(jià)指標(biāo);③設(shè)計(jì)采用了國內(nèi)某工藝廠商提供的0.5m CMOS標(biāo)準(zhǔn)工藝。將以上三項(xiàng)內(nèi)容貫穿于本課程的四個(gè)實(shí)驗(yàn)中,在培養(yǎng)學(xué)生運(yùn)用所學(xué)IC知識獨(dú)立地進(jìn)行電路設(shè)計(jì)和使用EDA工具的能力。
“集成電路分析與設(shè)計(jì)”課程的實(shí)驗(yàn)教學(xué)具有其獨(dú)特性[4],主要體現(xiàn)在:①實(shí)驗(yàn)內(nèi)容全部在EDA環(huán)境下完成;②EDA工具安裝在Linux或UN IX系統(tǒng)下;③與IC設(shè)計(jì)相關(guān)的EDA工具使用比較困難;④每個(gè)實(shí)驗(yàn)的內(nèi)容各不相同,但實(shí)驗(yàn)流程基本相同。
1)實(shí)驗(yàn)流程
圖1是一個(gè)全定制電路系統(tǒng)或電路功能模塊的典型設(shè)計(jì)流程。在IC分析與設(shè)計(jì)課程的實(shí)驗(yàn)中,需要設(shè)計(jì)的電路(反相器、與非門、D觸發(fā)器、存儲單元設(shè)計(jì))可以看作一個(gè)模塊功能電路。
圖1 全定制電路設(shè)計(jì)流程圖
但由于目前流片加工的費(fèi)用很高,本科生在IC設(shè)計(jì)實(shí)驗(yàn)教學(xué)中,設(shè)計(jì)流程中的流片這一步無法實(shí)現(xiàn)。由于實(shí)驗(yàn)電路與實(shí)際的復(fù)雜系統(tǒng)電路相比,規(guī)模較小,因此可以把邏輯電路設(shè)計(jì)這一步驟省略,也可把邏輯電路設(shè)計(jì)和晶體管級電路設(shè)計(jì)這兩個(gè)步驟合并在一個(gè)步驟內(nèi)完成。在IC設(shè)計(jì)流程的版圖設(shè)計(jì)中,版圖編輯、設(shè)計(jì)規(guī)則檢查DRC(Design Rule Check)、版圖與線路圖一致性比較 LVS(Layout Versus Schematic)、寄生參數(shù)提取 LPE(Layout Parasitic extraction)和后仿真。這些步驟對于剛接觸IC設(shè)計(jì)的本科生來講,具有一定的操作難度,因此我們把這些步驟分別展開作為實(shí)驗(yàn)流程的一個(gè)獨(dú)立步驟。至此,我們就得到一個(gè)直線型的IC設(shè)計(jì)實(shí)驗(yàn)流程,同時(shí)為實(shí)驗(yàn)流程的每一步制訂了相應(yīng)考核內(nèi)容。圖2給出了該實(shí)驗(yàn)流程與考核內(nèi)容之間的對應(yīng)關(guān)系。
圖2所示的實(shí)驗(yàn)流程是對全定制IC設(shè)計(jì)流程的改造。對比圖1和圖2可見,二者基本相同。該實(shí)驗(yàn)流程中包括了一個(gè)完整的全定制IC設(shè)計(jì)流程。通過將該設(shè)計(jì)流程在IC設(shè)計(jì)課程的多個(gè)實(shí)驗(yàn)中的不斷重復(fù),使學(xué)生能夠熟練掌握全定制IC設(shè)計(jì)流程和正確使用EDA工具。
圖2 IC設(shè)計(jì)實(shí)驗(yàn)流程和考核內(nèi)容
這種將一個(gè)實(shí)驗(yàn)流程應(yīng)用于IC設(shè)計(jì)課程多個(gè)實(shí)驗(yàn)的方法,符合IC設(shè)計(jì)和其課程的特點(diǎn)。這種笪復(fù)的行為也能夠加快學(xué)生對 Linux或UN IX操作系統(tǒng)的熟悉。最終,在學(xué)生掌握了這種設(shè)計(jì)方法和流程后,學(xué)生就能夠獨(dú)立地進(jìn)行IC設(shè)計(jì)了。
在實(shí)驗(yàn)教學(xué)過程中,我們得到了國內(nèi)工藝廠商提供的0.5μm半導(dǎo)體工藝的支持,實(shí)驗(yàn)要求電路基于該工藝進(jìn)行設(shè)計(jì)。學(xué)生設(shè)計(jì)的電路在完成流片后就是可用的芯片。這種基于實(shí)際工藝的設(shè)計(jì)縮小了設(shè)計(jì)和工藝之間的距離。
2)實(shí)驗(yàn)考核
實(shí)驗(yàn)教學(xué)過程中,建立明確的目標(biāo)和考核內(nèi)容能夠確保實(shí)驗(yàn)教學(xué)的質(zhì)量。我們在實(shí)驗(yàn)流程的每一步驟都設(shè)立了考核內(nèi)容,以使學(xué)生在執(zhí)行實(shí)驗(yàn)流程每一步驟時(shí),都具有明確的目標(biāo)。這種把考核內(nèi)容細(xì)化和分散的做法,實(shí)際就是把一個(gè)復(fù)雜的任務(wù)分解為多個(gè)容易完成的子任務(wù),可降低設(shè)計(jì)難度,有利于提高實(shí)驗(yàn)效率。實(shí)驗(yàn)流程每一個(gè)步驟相對應(yīng)的考核內(nèi)容可見圖2。
3)教學(xué)方式在實(shí)驗(yàn)教學(xué)的過程中,由于實(shí)驗(yàn)時(shí)間有限,每個(gè)實(shí)驗(yàn)安排了2學(xué)時(shí),一個(gè)人無法完成實(shí)驗(yàn)。我們采取了兩人一組的教學(xué)方式。另外,EDA實(shí)驗(yàn)室隨時(shí)開放,學(xué)生在課余時(shí)間可以到實(shí)驗(yàn)室學(xué)習(xí)EDA工具的使用和進(jìn)行電路設(shè)計(jì)。
下面以“D觸發(fā)器的設(shè)計(jì)”實(shí)驗(yàn)為例,介紹實(shí)驗(yàn)教學(xué)方案。在實(shí)驗(yàn)教學(xué)中,晶體管級電路仿真和后仿真使用了HSpice工具,版圖編輯、DRC驗(yàn)證和LVS驗(yàn)證等,而LPE使用了Cadence工具。
1)模塊功能定義
在該實(shí)驗(yàn)中,要求學(xué)生完成一個(gè)時(shí)鐘下降沿觸發(fā)的D觸發(fā)器電路的設(shè)計(jì)。學(xué)生根據(jù)實(shí)驗(yàn)要求畫出D觸發(fā)器電路的功能定義方塊圖,如圖3所示,該圖作為學(xué)生本步驟的考核內(nèi)容。
圖3 D觸發(fā)器功能定義方塊圖
2)晶體管級電路設(shè)計(jì)
完成D觸發(fā)器晶體管級電路設(shè)計(jì)并通過仿真驗(yàn)證,即通常所說的前仿真。需要畫出晶體管級電路原理圖,根據(jù)原理圖寫出Spice網(wǎng)表,并使用HSpice工具完成仿真。原理圖的Spice網(wǎng)表和仿真結(jié)果是本步驟的考核內(nèi)容。圖4給出了前仿真的結(jié)果。
3)版圖編輯和DRC驗(yàn)證
版圖編輯步驟需要完成D觸發(fā)器的版圖設(shè)計(jì)。版圖繪制要按照工藝廠商要求的設(shè)計(jì)規(guī)則進(jìn)行,通過DRC檢查[5]。版圖通過DRC驗(yàn)證后,需要導(dǎo)出為GDS-II文檔。該文檔通過后續(xù)步驟的驗(yàn)證后,就可以交給工藝廠商進(jìn)行流片。可見GDS-II文檔是設(shè)計(jì)的最終結(jié)果。使用的版圖編輯工具是Cadence Virtuoso,DRC驗(yàn)證工具是Cadence Diva。DRC驗(yàn)證和版圖編輯交互進(jìn)行,找到錯(cuò)誤,然后修改版圖直至DRC驗(yàn)證報(bào)告版圖無錯(cuò)誤。在此兩步中,由版圖導(dǎo)出的GDS-II文檔和得到的DRC無錯(cuò)誤報(bào)告分別為這兩個(gè)步驟的考核內(nèi)容。圖5給出了通過DRC驗(yàn)證的D觸發(fā)器版圖。
4)LVS驗(yàn)證、LPE和后仿真
在完成DRC驗(yàn)證后,為了確保編輯好的版圖與設(shè)計(jì)的電路之間的一致性[6],需要完成LVS驗(yàn)證。該步驟的完成,需要學(xué)生提交LVS輸出報(bào)告,如我們的LVS報(bào)告名字為lvsout.lvs,并檢查報(bào)告內(nèi)容,確保版圖與設(shè)計(jì)的完全匹配。在實(shí)驗(yàn)過程中,學(xué)生需要解決LVS報(bào)告內(nèi)提示的錯(cuò)誤和掌握解決問題的方法。
圖4 D觸發(fā)器前仿真結(jié)果
圖5 D觸發(fā)器版圖
在對版圖進(jìn)行寄生參數(shù)提取后,得到了帶有寄生參數(shù)的電路網(wǎng)表文件,我們定義得到的文件為Prenet.dat,該文件作為 LPE步驟的考核內(nèi)容。LVS驗(yàn)證和LPE使用了Cadence公司的 Dracula工具。
利用前仿真網(wǎng)表的激勵,對帶有寄生參數(shù)的網(wǎng)表電路進(jìn)行仿真,稱為后仿真。對后仿真和前仿真的結(jié)果進(jìn)行比較,如果二者的輸出邏輯一致,則表示后仿真通過。與前仿真相比,后仿真的結(jié)果更加接近實(shí)際流片的結(jié)果。后仿真的輸出波形作為該步驟的考核內(nèi)容。
至此,整個(gè)實(shí)驗(yàn)流程結(jié)束。最后要求學(xué)生完成實(shí)驗(yàn)報(bào)告,總結(jié)實(shí)驗(yàn)內(nèi)容以及實(shí)驗(yàn)過程中出現(xiàn)的問題和解決的方法。
我們已將本實(shí)驗(yàn)教學(xué)方案在我校微電子學(xué)專業(yè)的三個(gè)本科教學(xué)班中進(jìn)行實(shí)施。在進(jìn)行第一個(gè)實(shí)驗(yàn)(反相器設(shè)計(jì))和第二個(gè)實(shí)驗(yàn)(與非門設(shè)計(jì))時(shí),由于學(xué)生不熟悉EDA設(shè)計(jì)環(huán)境和設(shè)計(jì)流程,因此困難比較大,近半數(shù)學(xué)生在課堂上不能完成整個(gè)實(shí)驗(yàn)流程。但由于每次實(shí)驗(yàn)間隔比較長,因而學(xué)生有足夠的課外時(shí)間在實(shí)驗(yàn)指導(dǎo)書的幫助下完成實(shí)驗(yàn)。
在進(jìn)行第三個(gè)實(shí)驗(yàn)(D觸發(fā)器設(shè)計(jì))時(shí),由于學(xué)生已熟悉了EDA設(shè)計(jì)環(huán)境和實(shí)驗(yàn)流程,且課前大多學(xué)生已主動完成了前仿真和版圖布局的草圖,因此在2課時(shí)的實(shí)驗(yàn)課上,全部學(xué)生完成了D觸發(fā)器的實(shí)驗(yàn)內(nèi)容。從第四個(gè)實(shí)驗(yàn)(存儲單元設(shè)計(jì))過程來看,絕大多數(shù)學(xué)生已熟練掌握了實(shí)驗(yàn)流程和 EDA設(shè)計(jì)工具的使用,掌握了解決DRC和LVS驗(yàn)證過程中出現(xiàn)問題的方法。
教學(xué)結(jié)束后,我們進(jìn)行了實(shí)驗(yàn)教學(xué)效果調(diào)查。調(diào)查結(jié)果顯示:通過四個(gè)實(shí)驗(yàn)教學(xué),掌握了“EDA工具使用”和“IC設(shè)計(jì)流程”實(shí)驗(yàn)內(nèi)容的學(xué)生比例均超過85%。認(rèn)為課程設(shè)置的實(shí)驗(yàn)難度適中的學(xué)生占78.4%。絕大多數(shù)(71.2%)學(xué)生對理論課和實(shí)驗(yàn)課的教學(xué)效果做出了積極評價(jià)。
我們設(shè)計(jì)的一種實(shí)驗(yàn)教學(xué),能夠?qū)⑼暾娜ㄖ艻C設(shè)計(jì)流程貫穿于IC設(shè)計(jì)課程實(shí)驗(yàn)中,并在實(shí)驗(yàn)流程的每一步驟設(shè)置考核內(nèi)容。該方法在課程的四個(gè)實(shí)驗(yàn)中反復(fù)使用,可以達(dá)到學(xué)生快速地掌握EDA設(shè)計(jì)工具和IC設(shè)計(jì)流程的目的。教學(xué)實(shí)踐證明,該教學(xué)方法切實(shí)可行,具有良好的教學(xué)效果。但是,實(shí)驗(yàn)教學(xué)過程中也存在一些問題,例如19.8%的學(xué)生認(rèn)為實(shí)驗(yàn)難度大,因此我們還需要改進(jìn)實(shí)驗(yàn)內(nèi)容和優(yōu)化該實(shí)驗(yàn)教學(xué)方法,以進(jìn)一步提高實(shí)驗(yàn)教學(xué)質(zhì)量。
[1] Jan M.Rabaey,Anantha Chand rakasan,Borvoje Nikolic.周潤德譯.數(shù)字集成電路—電路、系統(tǒng)與設(shè)計(jì)[M].北京:電子工業(yè)出版社,2004
[2] Sung-Mo Kang,Yusuf Leblebici.王志功,譯.CMOS數(shù)字集成電路—分析與設(shè)計(jì)[M].北京:電子工業(yè)出版社,2005
[3] 王志功,朱恩,陳瑩梅.集成電路設(shè)計(jì)[M].北京:電子工業(yè)出版社,2006
[4] 雷能芳.利用計(jì)算機(jī)仿真軟件輔助電子技術(shù)教學(xué)與實(shí)踐[J].北京:實(shí)驗(yàn)技術(shù)與管理,2007,24(1):100-102
[5] 韓雁,洪慧,馬紹宇等.集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程[M].杭州:浙江大學(xué)出版社,2007
[6] E rik Brunvand.周潤德譯.數(shù)字V LSI芯片設(shè)計(jì)—使用 Cadence和Synopsys CAD工具[M].北京:電子工業(yè)出版社,2009
An Experimental Teaching Method Reformin the Course of Integrated Circuits Analysisand Design
HE Chang-de,ZHANGGuo-jun,LIU Jun
(Schoolo f E lectronicsand Com puter Science and Technology,North University o f China,Taiyuan 030051,Ch ina)
Experimental teaching is one of themost important p rocedures in the course of Integrated Circuits Analysis and Design.Taking the experimentof design of D flip-flop asan examp le,this paper introducesa new method in experimental teaching w hich can help students to learn the design flow of customintegrated circuits and to use the EDA toolsof integrated circuits design expertly so as that they can design the integrated circuits independently when they have finished learning the course.Factshave proved that this new method in experimental teaching is p racticab le and has brought about well teaching effects.
experimental teaching;integrated circuits design;D flip-flop
TN432
A
1008-0686(2011)02-0074-04
2010-09-09;
2010-12-08
山西省2009年教學(xué)改革項(xiàng)目“微電子學(xué)專業(yè)實(shí)驗(yàn)室資源的優(yōu)化配置與實(shí)驗(yàn)教學(xué)能力提高”資助。
何常德(1979-),男,碩士,助教,主要從事系統(tǒng)芯片設(shè)計(jì)和MEMS傳感器方向的科研工作,E-mail:hechangde@nuc.edu.cn