摘要:提出了一種基于MATLAB/SIMULINK sigma-delta(Σ#8710;)調(diào)制器系統(tǒng)設(shè)計與仿真的方法。該方法首先根據(jù)設(shè)計目標(biāo)確定調(diào)制器的階數(shù)、過采樣率和內(nèi)嵌量化器位數(shù)，優(yōu)化調(diào)制器噪聲傳輸函數(shù)NTF的零極點，調(diào)整調(diào)制器的結(jié)構(gòu)系數(shù)，得到性能優(yōu)化的調(diào)制器系統(tǒng)結(jié)構(gòu);然后通過分析調(diào)制器非理想因素，對非理想情況下的調(diào)制器基于SIMULINK進(jìn)行行為級建模與仿真;最后得到調(diào)制器子模塊電路參數(shù)。調(diào)制器電路級仿真結(jié)果表明由該方法得到模塊參數(shù)能夠有效、可靠的指導(dǎo)調(diào)制器的電路設(shè)計。

關(guān)鍵詞:sigma-delta調(diào)制器;系統(tǒng)設(shè)計;行為仿真;非理想性

中國分類號:文獻(xiàn)標(biāo)志碼:A

Systematic Design and Simulation of a High Resolution Sigma-delta Modulator

Shi Li-Chun1，2， YANG Yin-tang1， WU Xiao-feng1， LI-Di1， DING Ruixue1

(1. School of Microelectronics， Xidian University， Key Laboratory of Wide Band-Gap Semiconductor Materials and Devices of Ministry of Education， Xi’an 710071， China; Xi’an Communication Institute， Xi’an， 710106， China)

Abstract: Based on MATLAB/SIMULINK， this paper introduced a method of the systematic design and behavioral simulation of the sigma-delta modulator. Through the method， firstly，a performance-optimized modulator structure can be found by defining the order， OSR and the bit number of the inserted quantizer ， optimizing the NTF zeros and scaling the structure coefficients of the modulator. Then the non-ideal modulator is modeled and simulated based on SIMULINK through the analysis of the modulator non-ideality， and the modulator sub-circuits performance is acquired finally. The simulation result of the modulator circuit designed under the guidance of the acquired sub-circuits performance shows that the acquired sub-circuits performance can guide the modulator circuit design effectively and reliably.

Key words: sigma-delta modulator; systematic design; behavioral simulation; non-ideality

Sigma-delta ADC主要由前端sigma-delta調(diào)制器和后端數(shù)字抽取濾波器兩部分組成。調(diào)制器利用過采樣技術(shù)和噪聲整形技術(shù)[1-2]降低了轉(zhuǎn)換器模擬電路的設(shè)計要求;數(shù)字抽取濾波器[3]可以充分利用高速發(fā)展的數(shù)字集成電路技術(shù)，所以Sigma-delta ADC與現(xiàn)代標(biāo)準(zhǔn)CMOS工藝特別兼容[4]，是實現(xiàn)中低速高精模數(shù)轉(zhuǎn)換器的首要選擇，從而在從低頻[5]和音頻[6]乃至中頻[7]和數(shù)字錄像[8]的多領(lǐng)域內(nèi)得到廣泛應(yīng)用。

今天隨著微電子技術(shù)的飛速發(fā)展，集成電路的集成度和復(fù)雜度都得到了極大地提高。早先的由下到上(bottom-up)的集成電路設(shè)計方法對越來越復(fù)雜系統(tǒng)不再適用，必須采用由上向下(top-down)的設(shè)計方法。在設(shè)計前期必須進(jìn)行系統(tǒng)級設(shè)計和仿真，確立滿足系統(tǒng)性能要求的各子模塊電路的性能參數(shù)，用來指導(dǎo)后期子模塊電路的設(shè)計，才能夠保證設(shè)計任務(wù)更快更好的完成[9]。Sigma-delta轉(zhuǎn)換器的轉(zhuǎn)換精度主要由模擬部分即sigma-delta調(diào)制器決定，目前sigma-delta調(diào)制器方面系統(tǒng)級和行為級模擬器有很多[10-11]，但它們大都各自從調(diào)制器結(jié)構(gòu)、系數(shù)和調(diào)制器非理想型兩個方面分別對sigma-delta調(diào)制器進(jìn)行了研究。本文綜合考慮結(jié)構(gòu)、系數(shù)，非理想性多方面因素在MATLAB/SIMULIK環(huán)境下對開關(guān)電容(switch-capacitor， SC)sigma-delta調(diào)制器進(jìn)行系統(tǒng)設(shè)計與行為仿真。本文根據(jù)設(shè)計目標(biāo)，通過確定調(diào)制器結(jié)構(gòu)，優(yōu)化調(diào)制器系數(shù)，考慮模塊的非理想型因素影響，最后得到滿足調(diào)制器設(shè)計要求、經(jīng)優(yōu)化的各子模塊電路參數(shù)指標(biāo)。根據(jù)所確定的各子模塊電路的性能指標(biāo)完成調(diào)制器電路，晶體管級仿真結(jié)果說明本文完成的調(diào)制器系統(tǒng)設(shè)計和行為仿真能夠有效、可靠的指導(dǎo)調(diào)制器的電路設(shè)計。

1 Sigma-delta調(diào)制器設(shè)計

本文設(shè)計的高精度Sigma-delta調(diào)制器用于立體聲數(shù)字音頻模數(shù)轉(zhuǎn)換器，設(shè)計指標(biāo)為:信號帶寬24kHz，信噪比(signal-to-noise ratio; SNR)120dB，相當(dāng)于20位精度。以此設(shè)計為例，給出Sigma-delta調(diào)制器系統(tǒng)設(shè)計與行為仿真的方法和步驟。

1.1 Sigma-delta調(diào)制器系統(tǒng)結(jié)構(gòu)和系數(shù)的設(shè)計

第一步:根據(jù)設(shè)計指標(biāo)結(jié)合調(diào)制器各種結(jié)構(gòu)的特點，確定調(diào)制器的階數(shù)、過采樣率、內(nèi)嵌量化器位數(shù)、以及調(diào)制器采用單環(huán)結(jié)構(gòu)還是級聯(lián)結(jié)構(gòu)。

在認(rèn)為噪聲只包括量化噪聲，不考慮實際電路各種限制因素的理想情況下，一個階數(shù)為L、過采樣率為M、內(nèi)嵌量化器位數(shù)為N的調(diào)制器，信號量化噪聲比(signal-to-quantization-noise ratio; SQNR)可以用分貝(dB)表示為:

(1)

由公式(1)可以看到，調(diào)制器的階數(shù)越高、過采樣率越大、量化器位數(shù)越多，調(diào)制器的信噪比越大，精度越高。當(dāng)L、N不變時，過采樣率M每提高一倍，SQNR提高6.02×(L+0.5)dB，相當(dāng)于精度提高L+0.5位;當(dāng)L、M不變時N每增加1位，SQNR提高6.02dB，精度提高1位。由于實際電路和工藝的限制，調(diào)制器的階數(shù)、過采樣率和量化器位數(shù)不可能無限制的提高。目前文獻(xiàn)中實現(xiàn)的調(diào)制器電路，一般階數(shù)為1到6階、過采樣率8到512(過采樣率通常取2的整數(shù)次方，方便后端數(shù)字抽取濾波器的實現(xiàn))，內(nèi)部量化器位數(shù)1到5位。

調(diào)制器有單環(huán)和級聯(lián)兩種結(jié)構(gòu)。單環(huán)結(jié)構(gòu)又可分為一階、二階和多階(包括三階和三階以上)結(jié)構(gòu):一階和二階調(diào)制器結(jié)構(gòu)非常成熟，且保持絕對的穩(wěn)定，不足之處是噪聲整形效果差，要實現(xiàn)高精度得采用高的過采樣率和多位量化;單環(huán)多階調(diào)制器能夠在過采樣不高的情況下實現(xiàn)較大的信噪比，但其穩(wěn)定性差，模擬電路部分相對較復(fù)雜，功耗較大。級聯(lián)結(jié)構(gòu)是利用絕對穩(wěn)定的一階、二階或者穩(wěn)定的三階單環(huán)調(diào)制器結(jié)構(gòu)進(jìn)行級聯(lián)實現(xiàn)穩(wěn)定的高階調(diào)制器，它需要噪聲補(bǔ)償電路來消除前級量化噪聲，并且各級之間系數(shù)的偏差會導(dǎo)致噪聲泄露，因此對電路的非理想性比較敏感。多位調(diào)制器是指采用多位內(nèi)嵌量化器代替1位內(nèi)嵌量化器，它的優(yōu)點是在相同的條件下實現(xiàn)高分辨率，并且能增加單環(huán)高階結(jié)構(gòu)的穩(wěn)定性，其缺點是調(diào)制器中DAC的非線性是限制調(diào)制器性能的重要因素，需要數(shù)字校正或者動態(tài)匹配電路來增加DAC的線形度。

為了實現(xiàn)SNR達(dá)到120dB的設(shè)計目標(biāo)，考慮到實際電路的非理想性，以及電路中其它噪聲源的存在[11-12]，系統(tǒng)設(shè)計必須選擇比SNR指標(biāo)要求更高的SQNR指標(biāo)，才能使電路SNR性能達(dá)到要求。本設(shè)計SQNR指標(biāo)定為130dB，這樣量化噪聲基本可以被忽略，同時也提供了一定的設(shè)計余量。根據(jù)公式(1)來確定調(diào)制器的階數(shù)、過采樣率和內(nèi)嵌量化器位數(shù)，理論上有多種不同的M、L和N的組合[2]可以實現(xiàn)確定的SQNR。根據(jù)通?？蓪崿F(xiàn)調(diào)制器的階數(shù)、過采樣率和量化器位數(shù)實際范圍，以下組合:L=2、M=256、N=4，SNQR=133;L=3、M=128、N=2，SNQR=134;L=3、M=64、N=5，SNQR=130;L=4、M=64、N=1，SNQR=134;L=4、M=32、N=4，SNQR=131;L=5、M=64、N=1，SNQR=161;L=5、M=32、N=4，SNQR=131，可以滿足SQNR要求。本文設(shè)計的調(diào)制器應(yīng)用于音頻領(lǐng)域，信號帶寬小，可以采用比較高的過采樣率;為了保證調(diào)制器穩(wěn)定，同時為了使電路實現(xiàn)盡量簡單，結(jié)合以上分析的各結(jié)構(gòu)特點，選擇絕對穩(wěn)定的單環(huán)二階結(jié)構(gòu);最后確定L=2、M=256、N=4組合，SQNR可達(dá)133dB。

第二步:確定調(diào)制器噪聲傳輸函數(shù)。

對于內(nèi)嵌單量化器的sigma-delta調(diào)制器可以看作由一個環(huán)路濾波器后接一個量化器構(gòu)成，線形模型如圖1所示，

圖1. 單量化器sigma-delta調(diào)制器通用結(jié)構(gòu)

Fig.1 General structure of a single-quantizer Σ#8710; modulator

調(diào)制器的系統(tǒng)特性可以用傳輸函數(shù)表示為

(2)

公式中V(Z)，U(Z)，E(Z)分別為調(diào)制器輸出、輸入和量化噪聲的Z變換，相應(yīng)的信號傳輸函數(shù)STF和噪聲傳輸函數(shù)NTF分別為

(3)

由圖1可以看到，只要確定了信號傳輸函數(shù)和噪聲傳輸函數(shù)就可以確定環(huán)路濾波器傳輸函數(shù)，近而實現(xiàn)調(diào)制器的拓?fù)浣Y(jié)構(gòu)。

理想情況下，調(diào)制器的信號傳輸函數(shù)為1，對信號是全通的;噪聲傳輸函數(shù)為 ，對噪聲進(jìn)行壓縮整形。實際設(shè)計中，信號傳輸函數(shù)只要保證是一個最大平坦度的全通函數(shù)，就能使調(diào)制器對信號全通;而噪聲傳輸函數(shù)的設(shè)計，即要保證調(diào)制器的穩(wěn)定性又要使噪聲最小化。因此調(diào)制器系統(tǒng)設(shè)計的重點是噪聲傳輸函數(shù)的設(shè)計。

調(diào)制器基帶(信號帶寬)內(nèi)量化噪聲特性主要取決于噪聲傳輸函數(shù)的零點分布，調(diào)制器穩(wěn)定性則決定于噪聲傳輸函數(shù)的極點。因此噪聲傳輸函數(shù)設(shè)計就是噪聲傳輸函數(shù)零極點的設(shè)計[12-13]。傳統(tǒng)的噪聲傳輸函數(shù) 的零點都在 處，不能對基帶內(nèi)的噪聲進(jìn)行最有效的壓縮。因此要通過優(yōu)化零點的位置使系統(tǒng)對量化噪聲進(jìn)行更好的整形，從而進(jìn)一步提高調(diào)制器的SQNR，如表1[2]所示。噪聲傳輸函數(shù)的極點采用全極點最平法[16]進(jìn)行設(shè)計，由公式(3)可以看到STF和NTF的極點是相同的，因此用該方法設(shè)計噪聲傳輸函數(shù)極點時，可以使信號傳輸函數(shù)的全通性同時得到滿足。

根據(jù)得到的噪聲傳輸函數(shù)的零極點可以得到噪聲傳輸函數(shù) ，接下來要利用NTF來考慮調(diào)制器的穩(wěn)定性。一位量化調(diào)制器根據(jù)李氏準(zhǔn)則[13-14]，多位量化調(diào)制器利用Kenney提出的準(zhǔn)則[15]，來判斷調(diào)制器的穩(wěn)定性是否達(dá)到要求。當(dāng)調(diào)制器的穩(wěn)定性不滿足要求時，需要調(diào)整NTF極點從 處向遠(yuǎn)離該點的方向移動，從而提高調(diào)制器的穩(wěn)定性。

本文經(jīng)零極點優(yōu)化設(shè)計的二階穩(wěn)定調(diào)制器NTF的零極點和系統(tǒng)傳輸函數(shù)STF和NTF如圖2所示，可以看到在基帶fB內(nèi)信號全通，噪聲被最大壓縮。

圖2.優(yōu)化的二階調(diào)制器(a)零極點圖(b)NTF和STF的幅度

Fig.2 Optimal second-order modulator

(a) pole-zero plot， (b) magnitude of the NTF and STF.

第三步:調(diào)制器拓?fù)浣Y(jié)構(gòu)的實現(xiàn)和動態(tài)范圍的縮放。

確定了噪聲傳輸函數(shù)和信號傳輸函數(shù)，接下來就要用特定拓?fù)浣Y(jié)構(gòu)的調(diào)制器實現(xiàn)這一傳輸函數(shù)，即根據(jù)所采用的調(diào)制器拓?fù)浣Y(jié)構(gòu)確定調(diào)制器中相應(yīng)的系數(shù)。一般來說能實現(xiàn)傳輸函數(shù)的拓?fù)浣Y(jié)構(gòu)都可以選擇，結(jié)果并不是唯一的，但CIFB， CRFB， CIFF， CRFF是最常運(yùn)用四種基本拓?fù)浣Y(jié)構(gòu)[2][9]。在這我們選取能增加調(diào)制器穩(wěn)定性和動態(tài)范圍的低通CIFB結(jié)構(gòu)，調(diào)制器拓?fù)浣Y(jié)構(gòu)如圖3所示。

調(diào)制器的拓?fù)浣Y(jié)構(gòu)確定后，必須檢驗該結(jié)構(gòu)的每個積分器的輸出結(jié)果是否和實際電路一致。因為上述設(shè)計的調(diào)制器每個積分器的輸出結(jié)果不受限制，可以是任意值。但電路實現(xiàn)的積分器的輸出由于受實際電路電源電壓以及運(yùn)放動態(tài)范圍的限制，是有限的。因此必須將積分的輸出限制在實際電路確定的范圍內(nèi)，防止調(diào)制器過載情況發(fā)生。

利用[10]在MATLAB軟件中將調(diào)制器拓?fù)浣Y(jié)構(gòu)轉(zhuǎn)換為狀態(tài)方程形式(如4[1]式，其中A，B，C，D為狀態(tài)距陣， 調(diào)制器的狀態(tài)變量和量化器的輸入， 調(diào)制器的輸入輸出)，用調(diào)制器的狀態(tài)方程在MATLAB環(huán)境下進(jìn)行仿真，檢驗狀態(tài)變量(即積分器的輸出)是否滿足實際電路積分器輸

(4)

出的動態(tài)范圍。當(dāng)狀態(tài)變量超出時，根據(jù)兩者的比例關(guān)系對調(diào)制器拓?fù)浣Y(jié)構(gòu)的系數(shù)進(jìn)行縮放，這樣可以得到能夠用實際電路正確實現(xiàn)并且穩(wěn)定的調(diào)制器結(jié)構(gòu)。

表2是動態(tài)范圍縮放前后的調(diào)制器系數(shù)，仿真時輸入信號采用幅度為-1dBFS頻率為15kHz正弦信號，動態(tài)范圍縮放后調(diào)制器仿真結(jié)果如圖4所示，系統(tǒng)設(shè)計得到的調(diào)制器SNQR達(dá)到133dB，性能與第一步設(shè)計分析結(jié)果相符。

1.2 非理想情況下調(diào)制器行為仿真和模塊參數(shù)設(shè)計

通過調(diào)制器的系統(tǒng)級設(shè)計，得到了調(diào)制器的結(jié)構(gòu)。為使調(diào)制器的結(jié)構(gòu)能估測實現(xiàn)電路達(dá)到的性能，起到對各模塊電路的設(shè)計指導(dǎo)作用，并最終使實現(xiàn)該調(diào)制器的芯片級電路達(dá)到設(shè)計目標(biāo)，需要在系統(tǒng)設(shè)計時考慮電路的實際情況對調(diào)制器性能的影響。通過綜合考慮各因素對調(diào)制器性能的影響程度，得到使調(diào)制器性能優(yōu)化的各模塊參數(shù)指標(biāo)。由此指導(dǎo)調(diào)制器模塊電路的設(shè)計，這樣既避免了由于某些模塊指標(biāo)低導(dǎo)致調(diào)制器性能不達(dá)標(biāo)的現(xiàn)象又避免了因某些模塊指標(biāo)不必要的高使得設(shè)計復(fù)雜、難度增加的問題，從而更快更好地完成設(shè)計任務(wù)。

通常，在一個標(biāo)準(zhǔn)的開關(guān)電容型sigma-delta調(diào)制器，除了量化噪聲外，還有實際電路的非理想因素會導(dǎo)致調(diào)制器性能下降。這些非理想因素可以概括為:時鐘抖動，積分器噪聲(包括積分器采樣電容的熱噪聲和放大器的噪聲)，積分器的非理想性(即指積分器中放大器的有限的直流增益，有限的增益帶寬，還有轉(zhuǎn)換速率和飽和電壓的限制等)，此外還有DAC和ADC中比較器等模塊的非理想性[1][2][11]，這些非理想因素在系統(tǒng)設(shè)計時必須加以考慮。

開關(guān)電容(SC)電路在每個時鐘周期內(nèi)實現(xiàn)采樣電容與積分電容之間的電荷轉(zhuǎn)移。采樣時鐘抖動會導(dǎo)致調(diào)制器對信號不均勻采樣，其結(jié)果是提高了整個量化噪聲的功率。

熱噪聲和運(yùn)算放大器噪聲是影響開關(guān)電容型sigma-delta調(diào)制器性能的重要噪聲源。

由于運(yùn)放的非理想因素使得SC積分電荷的不完全轉(zhuǎn)移造成實際模擬電路實現(xiàn)積分器時往往會偏離積分器的理想特性。對積分器影響最大的運(yùn)算放大器非理想性，包括有限的直流(DC)增益和帶寬(BW)，轉(zhuǎn)換速率(SR)和飽和電壓的限制等[11-12]。

當(dāng)調(diào)制器內(nèi)的量化器為多位量化器時，ADC中比較器的精度和失調(diào)，以及反饋回路中多位D/A非線性問題，會使調(diào)制器輸出產(chǎn)生諧波分量。

借助文獻(xiàn)[11]提供的方法對上述非理想性因素在MATLAB/SIMULINK進(jìn)行建模，在SIMULINK環(huán)境下建立包含非理想因素的調(diào)制器行為級模型，并進(jìn)行仿真。本設(shè)計的非理想性模型如圖5所示，

考慮了時鐘抖動(Jittered Sine模型)、電容的熱噪聲(KT/C noise模型)、運(yùn)放的噪聲(op Noise模型)和非理想積分器(REAL Integrator模型)，由于二級積分器的非理想因素和輸入噪聲被一級積分器壓縮，對調(diào)制器性能影響小，所以二級積分器用理想積分器代替。采用與上節(jié)相同的輸入信號，改變模型中各非理想因素的大小，重復(fù)進(jìn)行大量仿真，確定各參數(shù)對調(diào)制器性能影響的程度，得到使調(diào)制器性能達(dá)125dB(為電路級實現(xiàn)留有一定的余量)的各模塊所需達(dá)到的參數(shù)指標(biāo)要求，如表3所示。這時，考慮了非理想性的調(diào)制器行為級仿真結(jié)果如圖6所示，SQDR達(dá)到125.1dB。

2結(jié)果分析與討論

根據(jù)上述參數(shù)指標(biāo)，在Candence環(huán)境下采用5V電源電壓0.5um charted工藝設(shè)計調(diào)制器各模塊電路，其中運(yùn)放采用折疊式共源共柵機(jī)構(gòu)，積分器用開關(guān)電容技術(shù)實現(xiàn)，量化器利用4位快閃ADC實現(xiàn)，反饋DAC采用開關(guān)電容陣列實現(xiàn)。同樣利用幅度為-1dBFS頻率為15kHz的差分正弦輸入信號，對調(diào)制器進(jìn)行晶體管級仿真，得到仿真結(jié)果如圖7所示。

晶體管級調(diào)制器仿真結(jié)果很接近考慮非理想情況下的仿真結(jié)果，這說明系統(tǒng)設(shè)計是有效的，對調(diào)制器非理想性的考慮是充分的;同時還表明根據(jù)非理想情況確定的調(diào)制器各子模塊參數(shù)指標(biāo)是可靠的，對電路級調(diào)制器設(shè)計具有指導(dǎo)作用。

3結(jié)論

本文完成了一個約20位精度，24kHz信號帶寬的高精度音頻sigma-delta調(diào)制器的系統(tǒng)設(shè)計，進(jìn)行了考慮非理想因素的行為級仿真，確定了能夠達(dá)到系統(tǒng)設(shè)計指標(biāo)要求的各個實際電路模塊所要滿足的性能參數(shù)。比較仿真結(jié)果說明，該設(shè)計方法能夠有效指導(dǎo)電路設(shè)計，減少電路設(shè)計的工作量、縮短設(shè)計時間。本設(shè)計過程可以應(yīng)用于其他設(shè)計指標(biāo)的調(diào)制器設(shè)計。

參考文獻(xiàn)

[1]CANDY J C， TEMES G C. Oversampling delta-sigma data converters theory， design and simulation[M]. Piscataway， NJ: IEEE Press， 1992.

[2]SCHREIER R， TEMES G C. Understanding delta-sigma data converters[M]. Piscataway， NJ: IEEE Press， 2005.

[3]曾健平，孫凡博，葉英，謝海情，章兢.高階∑△ADC的抽取濾波器的設(shè)計[J].湖南大學(xué)學(xué)報(自然科學(xué)版)，2009，36(3):36-39.

ZENG Jian-ping， SUN Fan-bo， YE Ying， XIE Hai-qing， ZHANG Jin. Design of a Decimation Filter Used in ∑△ ADC[J]. Journal of Hunan University (Natural Sciences)，2009，36(3):36–39. (In Chinese)

[4]BULT K. Analog design in sub-submicron CMOS(C). Proc. Eur. Solid-State Circuits Conf. Broadcom Netherlands B V， Sept， 2000， 126-132.

[5]PERELMAN Y， GINOSAR R. A low-light-level sensor for medical diagnostic applications[J]. IEEE J. Solid-State Circuits， 2001， 36(10): 1553-1558.

[6]COBAN A L， Allen P E. A 1.5V 1.0mW audio #8710;Σmodulator with 98 dB dynamic range[C]， Solid-State Circuits Conference， 1999. Digest of Technical Papers. ISSCC. 1999 IEEE International， 1999， 50–51.

[7]BREEMS L J， VAN DEN SWAN E J， HUIJSING J H. A 1.8 mW CMOS ΣΔmodulator with integrated mixer for A/D conversion of IF signals[J]， IEEE J. Solid-State Circuits， 2000， 35(4): 468–475.

[8]VLEUGELS K， RABII S， WOOLEY B A. A 2.5V broadband multi-bit Σ#8710; modulator with 95 dB dynamic range[C]. Solid-State Circuits Conference， 2001. Digest of Technical Papers. ISSCC. 2001 IEEE International， 2001， 50–51.

[9]RIZZI M. Efficiency of simulation tools in designing sigma–delta ADC[J]. AEU， 2006， 60(4): 290–298.

[10]SCHREIER R. Delta-Sigma Toolbox for Matlab. [Online]. Available: http://www.mathworks.com/matlabcentral/fileexchange/19.

[11]Malcovati P， Brigati S， Francesconi F， et al. Behavioral modeling of switched- capacitor sigma delta modulators[J]. IEEE Trans Circ and Syst I， 2003， 50 (3): 352-2364.

[12]Tapani Ritoniemi， Teppo Karema， Hannu Tenhunen. Design of stable high order 1-bit sigma-delta modulators[J]. IEEE Proc ISCAS'90， 1990， 4: 3267-3270.

[13]KIRK C H Chao， SHUJAAT Nadeem， WAI L Lee， et al. A higher order topology for interpolative modulator for oversampling A/D converter [J]. IEEE Trans Circuits and Sys， 1990， 37(3): 309-318.

[14]LEE W L. A novel higher order interpolative modulator topology for high resolution oversampling A/D converters [D]. MA: Massachusetts Institute of Technology， Cambridge， 1987.

[15]KENNEY J G， CARLEY L R. Design of multibit noise-shaping data converters[J]. Analog Int. Circuits Signal Processing Journal， 1993， 3(3):259-272.

[16]ORSWORTHY S R N， SCHREIER R， and TEMES G C， Delta-Sigma Data Coverters2[M]， IEEE Press， 1997.