摘要：本文從CPRI協(xié)議的概念和規(guī)范出發(fā)，探討基于CPRI協(xié)議的多通道通信設(shè)備硬件設(shè)計(jì)，希望能夠?yàn)橄嚓P(guān)設(shè)備的優(yōu)化設(shè)計(jì)與推廣應(yīng)用提供參考。

關(guān)鍵詞：通信設(shè)備；CPRI協(xié)議；多通道；通信系統(tǒng)

doi：10.3969/J.ISSN.1672-7274.2025.03.009

中圖分類(lèi)號(hào)：TN 929.11 " " " " "文獻(xiàn)標(biāo)志碼：A " " " " " "文章編碼：1672-7274（2025）03-00-03

Research on Hardware Design of Multi channel Communication Equipment Based on CPRI Protocol

WANG Zijian

（Xi'an Institute of Aeronautical Computing Technology， Aviation Industry Corporation of China， Xi'an 710065， China）

Abstract： This article explores the hardware design of multi-channel communication devices based on the CPRI protocol， hoping to provide reference for the optimization design and promotion of related devices.

Keywords： communication equipment; CPRI protocol; multi channel; communication system

1 " CPRI協(xié)議概述

1.1 CPRI協(xié)議概念

CPRI（Common Public Radio Interface）協(xié)議是一種在基站（Base Station， BS）和遠(yuǎn)程射頻單元（Remote Radio Head，RRH）之間傳輸無(wú)線通信信號(hào)的標(biāo)準(zhǔn)化接口協(xié)議。其定義了從基帶信號(hào)到射頻信號(hào)處理之間的數(shù)據(jù)交換格式和流程，旨在簡(jiǎn)化無(wú)線接入網(wǎng)絡(luò)（RAN）中的設(shè)備互連，減少接口復(fù)雜性，并提高系統(tǒng)效率[1]。CPRI協(xié)議支持高速數(shù)據(jù)傳輸，適用于4G LTE和5G網(wǎng)絡(luò)，使得基站控制器能夠集中處理信號(hào)，而射頻信號(hào)處理則在遠(yuǎn)程單元中進(jìn)行，從而實(shí)現(xiàn)靈活的網(wǎng)絡(luò)架構(gòu)和高效的頻譜利用。

1.2 CPRI協(xié)議規(guī)范

CPRI協(xié)議規(guī)范涉及物理層和數(shù)據(jù)鏈路層兩方面，用以定義基站與遠(yuǎn)程射頻頭之間的通信標(biāo)準(zhǔn)。在物理層，CPRI協(xié)議規(guī)定了高速串行接口的數(shù)據(jù)傳輸格式，支持多種數(shù)據(jù)速率，從幾十Mbps到幾十Gbps不等[2]。如在典型的4G LTE基站中，CPRI接口的數(shù)據(jù)速率可以達(dá)到2.4576 Gbps（對(duì)于單個(gè)天線端口），而在5G網(wǎng)絡(luò)中，其速率可大幅提升至10 Gbps或更高，以滿足更高的數(shù)據(jù)吞吐量需求。CPRI幀結(jié)構(gòu)采用固定的時(shí)隙分配方式，每個(gè)時(shí)隙包含特定數(shù)量的比特，用于承載用戶數(shù)據(jù)或控制信息。每個(gè)CPRI幀由多個(gè)子幀組成，每個(gè)子幀包含了多個(gè)時(shí)隙，這樣的設(shè)計(jì)確保了數(shù)據(jù)傳輸?shù)母咝院涂煽啃浴?/p>

在數(shù)據(jù)鏈路層，CPRI協(xié)議定義了幀結(jié)構(gòu)和錯(cuò)誤檢測(cè)機(jī)制，如循環(huán)冗余校驗(yàn)（CRC）用于檢測(cè)傳輸錯(cuò)誤[3]。此外，CPRI協(xié)議還包括了同步、配置和狀態(tài)報(bào)告等控制和管理功能。如基站可以通過(guò)CPRI發(fā)送配置參數(shù)到RRH，以調(diào)整其工作模式；RRH也可以通過(guò)同一接口向基站報(bào)告其工作狀態(tài)和故障信息。這些功能均基于特定控制信令實(shí)現(xiàn)，而信令嵌入在CPRI幀結(jié)構(gòu)中的專(zhuān)用時(shí)隙里，能夠確保基站與RRH之間的高效協(xié)同工作。如同步信息可基于專(zhuān)門(mén)的時(shí)隙傳輸來(lái)確保RRH與BBU之間的時(shí)間同步，從而實(shí)現(xiàn)精確的無(wú)線通信。

2 " 現(xiàn)代通信系統(tǒng)架構(gòu)分析

隨著傳輸能力的飛躍，設(shè)備內(nèi)部信息處理速度亦大幅提升，這對(duì)軟硬件的高速傳輸性能提出了更為嚴(yán)苛的要求。

傳統(tǒng)通信設(shè)備基于模擬射頻連接器連接調(diào)制解調(diào)器與信道接口[4]。但為應(yīng)對(duì)大容量長(zhǎng)距離傳輸挑戰(zhàn)，現(xiàn)代系統(tǒng)普遍使用光纖來(lái)充當(dāng)傳輸介質(zhì)，并對(duì)調(diào)制解調(diào)與信道接口進(jìn)行數(shù)字化處理（如圖1所示）。在發(fā)送端，調(diào)制器將數(shù)據(jù)轉(zhuǎn)換成適合光纖傳輸?shù)墓庑盘?hào)；在接收端，解調(diào)器則將光信號(hào)還原為原始數(shù)據(jù)。射頻端負(fù)責(zé)光信號(hào)與電信號(hào)的轉(zhuǎn)換。光纖因其在長(zhǎng)距離傳輸中損耗極低，對(duì)通信系統(tǒng)性能影響有限，故而被廣泛應(yīng)用。

隨著技術(shù)進(jìn)步，通信設(shè)備已從單通道邁向雙通道乃至多通道階段。特別是在先進(jìn)微處理器技術(shù)支持下，核心處理板卡的集成程度不斷提高。但如何對(duì)多通道通信設(shè)備進(jìn)行統(tǒng)一傳輸控制，則成為集成化板卡需克服的難點(diǎn)?，F(xiàn)階段，多通道設(shè)備（如圖2所示）普遍采用獨(dú)立的光纖控制鏈路以及光電轉(zhuǎn)換模塊，且各通道之間需借助獨(dú)立光纖進(jìn)行連接，如此就使得設(shè)備內(nèi)部及設(shè)備間的線纜較為雜亂，不但影響了連接的穩(wěn)定性，也在極大程度上制約了系統(tǒng)的擴(kuò)展能力[5]。

3 " 基于CPRI協(xié)議的多通道通信設(shè)備硬

件設(shè)計(jì)

3.1 CPRI協(xié)議下的常用高速數(shù)據(jù)傳輸接口

隨著高速總線技術(shù)的演進(jìn)，CPRI與OBSAI作為開(kāi)放式接口標(biāo)準(zhǔn)開(kāi)始在通信設(shè)備領(lǐng)域受到關(guān)注。CPRI因其實(shí)現(xiàn)簡(jiǎn)便且被廣泛集成于高性能微處理器中，成為多信道通信設(shè)備的優(yōu)選控制接口。此接口能將多信道控制及業(yè)務(wù)數(shù)據(jù)匯聚至統(tǒng)一高速接口，并通過(guò)光電轉(zhuǎn)換與光纖傳輸，減少轉(zhuǎn)換模塊與線纜，簡(jiǎn)化設(shè)備結(jié)構(gòu)，增強(qiáng)可靠性。CPRI標(biāo)準(zhǔn)定義了無(wú)線通信設(shè)備中數(shù)字與射頻部分的通信接口，其協(xié)議框架支持同步、控制管理及用戶信息的時(shí)分復(fù)用傳輸，有效促進(jìn)了REC與RE間的信息交互。這一架構(gòu)優(yōu)化了設(shè)備設(shè)計(jì)，提升了整體性能與工作效率。基于CPRI協(xié)議的數(shù)據(jù)傳輸接口結(jié)構(gòu)如圖3所示。

圖3 基于CPRI協(xié)議的數(shù)據(jù)傳輸接口結(jié)構(gòu)

CPRI協(xié)議標(biāo)準(zhǔn)體系中明確規(guī)定了兩個(gè)核心協(xié)議層及三個(gè)獨(dú)立的數(shù)據(jù)面，以確保無(wú)線通信系統(tǒng)中基站與射頻單元（RFU）之間的高效互連。其中兩個(gè)協(xié)議層分別是物理層和MAC層（媒體訪問(wèn)控制層）。

（1）Layer 1：物理層。該層專(zhuān)注于實(shí)現(xiàn)通信鏈路中的物理傳輸特性，其涉及編解碼機(jī)制、接口類(lèi)型（如光口或電口）、幀結(jié)構(gòu)的具體格式、傳輸速率選擇（如614.4 Mbps、1228.8 Mbps或2457.6 Mbps，特指光纖上的串行信號(hào)速率）以及信號(hào)傳輸?shù)木嚯x能力。Layer 1支持雙絞線、電纜以及光纖等多樣化的傳輸媒介，能夠適應(yīng)不同應(yīng)用場(chǎng)景下的長(zhǎng)距離或短距離傳輸需求。此外，Layer 1還采用8B/10B編碼技術(shù)，有效保障了數(shù)據(jù)信號(hào)中的電平變換，便于接收端提取同步信號(hào)與數(shù)據(jù)內(nèi)容。

（2）Layer 2：MAC層（媒體訪問(wèn)控制層）。MAC層主要負(fù)責(zé)媒體訪問(wèn)控制、數(shù)據(jù)完整性的校驗(yàn)以及保護(hù)機(jī)制。其定義了一種靈活的幀結(jié)構(gòu)，主要有基本幀和超幀兩種類(lèi)型?；編?.84 MHz的頻率發(fā)送，并被劃分為16個(gè)時(shí)隙，時(shí)隙大小依據(jù)比特率需求靈活設(shè)定為1B、2B或4B。其中首個(gè)時(shí)隙被用于進(jìn)行數(shù)據(jù)傳輸管控，而剩余的15個(gè)時(shí)隙則用于承載用戶數(shù)據(jù)，即I/Q數(shù)據(jù)流，以優(yōu)化數(shù)據(jù)幀的效率。

超幀是一種由256個(gè)基本幀組成的結(jié)構(gòu)，并通過(guò)時(shí)隙控制形成一個(gè)更加細(xì)致和高效的控制機(jī)制。在媒體訪問(wèn)控制（MAC）層面，采用快速和慢速兩種C/M（控制/管理）通道來(lái)進(jìn)行傳輸控制和信息管理，從而確保網(wǎng)絡(luò)鏈路的穩(wěn)定性和可靠性。

三個(gè)數(shù)據(jù)面主要指同步面（Synchronization Plane）、用戶面（User Plane）、控制與維護(hù)面（Camp;M Plane）。同步面專(zhuān)注于傳輸與同步和實(shí)時(shí)相關(guān)的信息，確保各設(shè)備間的時(shí)間與頻率保持高度一致。用戶面負(fù)責(zé)傳輸有效的I/Q數(shù)據(jù)流，這些數(shù)據(jù)是基站與終端業(yè)務(wù)交流的核心?？刂婆c維護(hù)面則承擔(dān)著發(fā)送Layer 1及以上各層的操作和維護(hù)信息，如狀態(tài)監(jiān)控、配置管理、故障報(bào)告等，以支持網(wǎng)絡(luò)的高效運(yùn)維與靈活管理。

3.2 基于CPRI協(xié)議的硬件實(shí)現(xiàn)方案

3.2.1 常用硬件實(shí)現(xiàn)方案

基于CPRI協(xié)議的硬件實(shí)現(xiàn)方案主要以下三種。

一是利用PMC7830或PMC7832芯片將完整的CPRI協(xié)議集成于單一芯片之中，僅提供必要的接口供用戶直接使用，從而極大地簡(jiǎn)化了設(shè)計(jì)與操作過(guò)程。但這一高度集成化的設(shè)計(jì)也存在一定的局限性，即其可擴(kuò)展性相對(duì)較弱，可能無(wú)法靈活適應(yīng)所有復(fù)雜或定制化的應(yīng)用需求。

二是以FPGA搭配SCAN25100芯片為核心，F(xiàn)PGA承擔(dān)CPRI幀的封裝與解析及接口設(shè)計(jì)，SCAN25100則負(fù)責(zé)8B/10B編碼解碼、高速串行至并行轉(zhuǎn)換。該模式使得鏈路層的幀協(xié)議易于根據(jù)需要進(jìn)行修改與優(yōu)化，同時(shí)物理層的功能則由性能穩(wěn)定、使用簡(jiǎn)便的專(zhuān)用芯片SCAN25100來(lái)承擔(dān)，從而實(shí)現(xiàn)了功能上的優(yōu)勢(shì)互補(bǔ)。

三是采用集成了Rocket I/O接口的FPGA。這種FPGA單芯片解決方案集成了數(shù)據(jù)接口的設(shè)計(jì)能力，同時(shí)內(nèi)置了對(duì)CPRI協(xié)議的支持及傳輸控制功能，不但極大簡(jiǎn)化了系統(tǒng)架構(gòu)，也降低了成本，能夠顯著提升系統(tǒng)的整體可靠性。

3.2.2 硬件方案選擇與實(shí)現(xiàn)

在綜合考慮制造成本、設(shè)備體積、系統(tǒng)可靠性、可擴(kuò)展性以及可移植性等多方面因素后，本設(shè)計(jì)決定采用上述第三種集成度高、性能優(yōu)越的方案。

具體到本設(shè)計(jì)的多信道通信設(shè)備中，CPRI接口控制部分精心設(shè)計(jì)多個(gè)關(guān)鍵模塊，如提供穩(wěn)定時(shí)鐘信號(hào)的時(shí)鐘模塊、承載核心處理邏輯的FPGA模塊以及負(fù)責(zé)光信號(hào)轉(zhuǎn)換與傳輸?shù)墓饽K等。

本設(shè)計(jì)采用了Xilinx公司出品的Spartan-6系列中的XC6SLX25T FPGA芯片作為核心處理單元。該FPGA芯片搭載了高效的GTP串行收發(fā)器，能夠?qū)崿F(xiàn)最高3.2 Gbps的數(shù)據(jù)傳輸速度。此外，其支持低電壓核心供電，確保了低能耗和高穩(wěn)定性，完美契合CPRI協(xié)議對(duì)線路速率的設(shè)計(jì)標(biāo)準(zhǔn)，有助于維護(hù)系統(tǒng)運(yùn)行的穩(wěn)定性和高效性。值得注意的是，Xilinx在2013年發(fā)布了遵循CPRI協(xié)議V5.0版本的IP核，而當(dāng)前在Coregen工具中可獲取的CPRI IP核版本已升級(jí)至V6.1。該IP核提供了Master與Slave兩種工作模式，分別適用于CPRI鏈路中的REC（Radio Equipment Control）端與RE（Radio Equipment）端，能夠構(gòu)建一個(gè)完整的CPRI通信鏈路。在數(shù)據(jù)傳輸過(guò)程中，CPRI IP核負(fù)責(zé)處理鏈路層協(xié)議，封裝好的數(shù)據(jù)借助GTX（Gigabit Transceiver）的8B/10B編碼技術(shù)轉(zhuǎn)換為串行數(shù)據(jù)，并基于光纖實(shí)現(xiàn)高效傳輸。圖4為其設(shè)計(jì)框架。

圖4 FPGA內(nèi)部CPRI接口設(shè)計(jì)架構(gòu)

為確保數(shù)據(jù)傳輸?shù)耐叫耘c穩(wěn)定性，時(shí)鐘電路的核心采用Silicon Labs公司的SI5324C-C-GM芯片。該精密時(shí)鐘倍頻器/抖動(dòng)衰減器專(zhuān)為抖動(dòng)性能要求嚴(yán)苛的應(yīng)用而設(shè)計(jì)，其抖動(dòng)小于1 ps，支持兩路時(shí)鐘輸入（頻率范圍2 kHz～710 MHz）和兩路時(shí)鐘輸出（頻率范圍2 kHz～346 MHz），并能夠滿足ITU-T G.8251的抖動(dòng)標(biāo)準(zhǔn)。在CPRI接口模塊的應(yīng)用中，REC與RE之間借助光纖進(jìn)行連接，但各自的時(shí)鐘源相互獨(dú)立，可能存在頻率偏差。因此，本設(shè)計(jì)中進(jìn)一步利用CPRI IP核的Master與Slave模式特性使RE的時(shí)鐘源自動(dòng)跟隨REC的時(shí)鐘源，最終實(shí)現(xiàn)時(shí)鐘的同頻同向，確保了數(shù)據(jù)傳輸?shù)耐叫浴?/p>

4 " 結(jié)束語(yǔ)

綜上所述，CPRI協(xié)議是現(xiàn)代通信系統(tǒng)中重要技術(shù)協(xié)議之一，其借助標(biāo)準(zhǔn)化的接口定義和高效的傳輸機(jī)制，能夠極大簡(jiǎn)化基站與遠(yuǎn)程射頻單元之間的互連，提升系統(tǒng)的整體性能。無(wú)論是從物理層的高速數(shù)據(jù)傳輸，還是數(shù)據(jù)鏈路層的幀結(jié)構(gòu)與錯(cuò)誤檢測(cè)機(jī)制，CPRI協(xié)議均展現(xiàn)了其在簡(jiǎn)化網(wǎng)絡(luò)架構(gòu)、提高頻譜利用率方面的卓越能力。實(shí)踐中通過(guò)選用集成Rocket I/O接口的FPGA芯片和高性能的光模塊等硬件實(shí)現(xiàn)方案，可以進(jìn)一步優(yōu)化多信道通信設(shè)備的設(shè)計(jì)，確保數(shù)據(jù)傳輸?shù)耐叫耘c穩(wěn)定性，滿足未來(lái)通信系統(tǒng)對(duì)高效率和高可靠性的需求。

參考文獻(xiàn)

[1] 崔嫻.基于CPRI協(xié)議的5G通信基帶數(shù)據(jù)傳輸方法[J].通信電源技術(shù)，

2021，38（2）：154-156.

[2] 李?yuàn)W，徐蘭天.基于CPRI協(xié)議的5G高速光纖接口研究[J].電子產(chǎn)品世界，

2019，26（7）：36-39.

[3] 常圓亮.基于FPGA的多路CPRI測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].哈爾濱：哈爾濱工程大學(xué)，2018.

[4] 王偉.通信設(shè)備的協(xié)議調(diào)節(jié)和測(cè)試辦法探究[J].信息通信，2014（3）：230.

[5] 王艷秋.基于CPRI協(xié)議的FPGA高速數(shù)據(jù)接口模塊設(shè)計(jì)與實(shí)現(xiàn)[D].北京：北京郵電大學(xué)，2014.