蔡 俊,王 勇

(安徽理工大學 電氣與信息工程學院,安徽 淮南 232001)

線性穩(wěn)壓器(LDO)具有面積小、成本低等特點,在動態(tài)響應、輸出噪聲、電源抑制比(PSRR)等方面存在一定優(yōu)勢。當電源電壓高于12 V時,大多數(shù)典型輸入范圍的LDO都將無法正常工作,由于不具有寬泛的供電范圍,其壽命和應用范圍將受限。

嚴利民等提出在LDO輸出級加入自適應網(wǎng)絡,使用超級源跟隨器結構,來保證環(huán)路在全負載范圍內的穩(wěn)定性[1]。孫力等提出了一種高壓預調制和擺率增強型電路,改善了高壓LDO的瞬態(tài)響應[2]。馬姍姍等采用主極點頻率補償技術,設計了四級放大電路和高速共柵放大電路,保證了輸出電壓的精度和快速響應[3]。

為實現(xiàn)寬輸入范圍高PSRR的線性穩(wěn)壓器,本文中LDO采用折疊式共源共柵結構的誤差放大器,與負載相關的零點移動頻率補償結構,并在180 nm 45 V BCD工藝節(jié)點下對設計的電路完成仿真驗證。

1 線性穩(wěn)壓器工作原理

LDO是一種直流電壓轉換器,通過將較高的輸入直流電壓線性調節(jié)到較低的輸出直流電壓,內部主要由誤差放大器、功率管、電阻反饋網(wǎng)絡等構成[4],結構如圖1所示。LDO中的功率管必須能夠在處于最大負載電流時,不會造成過溫度和可靠性問題。為了在大電流負載下實現(xiàn)低導通壓降,因此,該晶體管通常需要一個非常大的尺寸。

圖1 LDO原理

LDO電路正常工作時,在誤差放大器的作用下,反饋電壓Vfb被鉗位到基準電壓Vref,此時流過反饋電阻Rfb1和Rfb2上的電流為I=Vref/R2,通過調節(jié)反饋電阻Rfb1和Rfb2上的阻值來獲得所需的LDO輸出電壓,即

(1)

當電路負載電流增大時,LDO的輸出電壓也會增大,導致經(jīng)電阻反饋回去的反饋電壓Vfb上升高于基準電壓Vref,此時誤差放大器的輸出電壓隨之增大,功率管MP的柵源電壓減小,漏極電壓下降,使得LDO的輸出電壓降低,實現(xiàn)整個LDO環(huán)路的負反饋調節(jié)。當電路負載電流減小時,調節(jié)方式與上述過程相反[5]。

2 環(huán)路穩(wěn)定性分析

LDO小信號模型如圖2所示。假設電容C1和CL分別是第一級和輸出級的節(jié)點電容,rO1和RL分別為第一級節(jié)點和輸出級的等效輸出阻抗,CC為補償電容,RC為補償電阻,gm1和gmp分別為第一級放大器和功率管MP的跨導,β為反饋系數(shù)。

圖2 LDO環(huán)路小信號

值得注意的是,由于緩沖器的輸出是一個低阻抗節(jié)點,并且在負載電流的全范圍下,其帶來的極點處于非常高的頻率,因此可以忽略緩沖器輸出節(jié)點的電容[6]。得到環(huán)路傳遞函數(shù)為

(2)

分析式(2)的環(huán)路傳遞函數(shù)可知,LDO環(huán)路直流增益和零極點分布如表1所示。

表1 直流增益和零極點分布

一般情況下,LDO通常采用密勒補償或者其他的補償方式,調節(jié)整個環(huán)路的零極點分布,使得只有1個極點存在于單位增益帶寬內,保證環(huán)路的穩(wěn)定性。例如,通過外部負載電容的等效串聯(lián)電阻產(chǎn)生的零點抵消次極點對環(huán)路相位裕度產(chǎn)生的惡化[7]。

3 線性穩(wěn)壓器電路設計

3.1 誤差放大器和功率管

本文所設計的寬輸入范圍高PSRR線性穩(wěn)壓器電路結構如圖3所示。主要由誤差放大器、PMOS型功率管、頻率補償網(wǎng)絡、電阻反饋網(wǎng)絡構成[8]。誤差放大器選用PMOS作為輸入對管的折疊式共源共柵結構,由于折疊式共源共柵結構具有輸出阻抗大的優(yōu)點,能夠有效提高放大器的直流增益,改善LDO輸出電壓的精度。同時,PMOS具有低閃爍噪聲的特點,在一定程度上也能夠優(yōu)化LDO電路的噪聲性能。

圖3 LDO電路結構

對于整個LDO電路中的核心元件,功率管的選擇也需要充分考量。NMOS用作功率管通常選用源跟隨器形式,導通時其柵源電壓VGS必須大于閾值電壓VTH。當LDO需要輸出大電壓或者負載電流很大時,為了保持電路的正常工作,NMOS功率管的柵極電壓可能需要超過電源電壓VDD,必須在NMOS功率管的柵極加入電荷泵來提升柵極電壓,將導致電路的復雜性進一步提高。

由于PMOS和NMOS自身結構的不同,PMOS導電溝道中的載流子為空穴,而NMOS導電溝道中的載流子為電子,空穴的遷移率μp遠小于電子的遷移率μn。因此,當通過相同的負載電流時,PMOS功率管需要用更大的尺寸來彌補其在離子遷移率上的劣勢[9-10]。由于本設計中LDO的輸入電壓已經(jīng)高達45 V,如需繼續(xù)提升柵極電壓的話,可能或超出器件耐壓值,綜合考慮選用PMOS晶體管作為LDO電路的功率管。

3.2 頻率補償網(wǎng)絡

當LDO的負載發(fā)生變化時,其系統(tǒng)的零極點也在發(fā)生改變。而傳統(tǒng)使用固定RC網(wǎng)絡進行密勒補償?shù)姆绞?只能夠產(chǎn)生固定頻率的零極點[11]。針對這一問題,本文采用與負載相關零點移動的頻率補償技術,來保證整個LDO環(huán)路的穩(wěn)定性,為了便于分析,將圖3簡化為如圖4所示的電路。

圖4 LDO環(huán)路簡化電路

頻率補償工作原理如下:當LDO的負載電流增大時,整個環(huán)路的輸出極點隨之增大,通過電流鏡復制過來的NM5和PM7支路電流也會增大,這就使得PM6和PM7的柵極電壓降低。由于工作在線性區(qū)的MOS管可以視為電阻,導通電阻的阻值Ron為

(3)

式中:μp為PMOS的空穴遷移率;COX為柵氧層電容值;W和L分別為管子柵長和柵寬。

所以當PM6的柵極電壓降低時,其柵源電壓VGS增大,再根據(jù)式(3)可以得到PM6的導通電阻減小,最后補償產(chǎn)生零點的頻率隨之增大。因此,隨著LDO負載的改變,電路的輸出極點和通過PM6補償產(chǎn)生的零點會有著相同的變化趨勢,最終實現(xiàn)與負載相關零點移動的目標。

3.3 電源抑制比提升

電源抑制比表現(xiàn)為LDO電路對電源紋波的抑制,當電源電壓出現(xiàn)低頻或者高頻小信號變化時,LDO對于輸出的調節(jié)能力[12]。折疊式共源共柵結構的誤差放大器相較于傳統(tǒng)五管運放具有更高的直流增益,對于LDO低頻段下的電源抑制比有著很好的提升效果。

通過在誤差放大器和功率管之間插入一個緩沖級,如圖4所示。在為誤差放大器提供低容性負載的同時,也為功率管提供了低輸入阻抗。由于功率管的尺寸非常大,導致其柵極存在很大的寄生電容,如果沒有緩沖器的存在,誤差放大器將會在柵極損失很大的功耗才能完成建立。當電源紋波從緩沖器級的PM11到LDO輸出端時,此環(huán)路的傳遞函數(shù)為

(4)

式中:gpm8為PM8管的跨導;rO9為PM9管的輸出阻抗;CF為前饋補償電容。

根據(jù)式(4)傳遞函數(shù)可知,在中低頻段下,PSRR和此環(huán)路的增益成正比,與PM8管的跨導成反比。在高頻段時,假設頻率近似為無窮大,此時傳遞函數(shù)的值趨于0,主要原因是高頻的電源紋波通過NM6管直接饋通到地,對整個電路的PSRR無影響。

4 仿真結果分析

本文設計的寬輸入范圍高PSRR線性穩(wěn)壓器采用180 nm BCD工藝,通過Cadence Virtuoso平臺設計電路,Spectre仿真器對電路進行結果驗證。對LDO電路仿真結果的分析如下。

4.1 負載及輸入電壓范圍

在24 V輸入電壓,27 ℃,TT工藝角條件下,掃描負載電流從1 μA～100 mA,LDO的輸出電壓變化曲線如圖5所示。根據(jù)圖5的結果,LDO的輸出電壓變化僅有約20 mV,負載調整率特性良好。

圖5 LDO輸出隨負載電流的變化

在負載電流50 mA、27 ℃、TT工藝角條件下,掃描電源電壓6～45 V時,LDO的輸出電壓變化曲線如圖6所示。根據(jù)圖6的結果,LDO的輸出電壓的變化只有約15 mV。

圖6 LDO輸出隨電源電壓的變化

4.2 電源抑制比

在24 V輸入電壓、27 ℃、TT工藝角條件下,負載電流為50 mA時,LDO電路的PSRR曲線如圖7所示。根據(jù)圖7的結果,在低頻段下,PSRR能夠達到85.5 dB;在1 kHz頻率處,PSRR為74 dB;10 kHz頻率處,PSRR為57 dB。

圖7 負載電流50 mA下的PSRR曲線

4.3 瞬態(tài)負載跳變

在24 V輸入電壓、27 ℃、TT工藝角情況下,當負載電流在1 μs時間內從1 μA跳變到100 mA時,LDO的輸出電壓變化曲線如圖8所示。根據(jù)圖8的結果,LDO輸出電壓存在最大約60 mV的下沖,并在10 μs內完成恢復。

(a) 電壓

(b) 電流圖8 LDO瞬態(tài)負載跳變

5 結語

為解決傳統(tǒng)線性穩(wěn)壓器輸入電壓范圍較窄,電源抑制能力較差的問題。采用180 nm BCD高壓工藝驗證了LDO電路的輸入電壓范圍、帶負載能力、電源抑制比和瞬態(tài)負載跳變等性能。能夠滿足6～45 V電源電壓輸入,最大100 mA的負載電流的條件下,穩(wěn)定輸出5 V電壓,低頻下PSRR可以達到85.5 dB。結果顯示該LDO具備寬輸入電壓范圍和良好的電源抑制特性。