譚淏升

(上海電力大學(xué) 電子與信息工程學(xué)院, 上海 200090)

隨著集成電路技術(shù)的飛速發(fā)展,芯片所包含的晶體管數(shù)量逐漸增多,傳統(tǒng)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)的功耗面臨極限。由于存在短溝道效應(yīng),受限于關(guān)態(tài)電壓下亞閾值泄漏電流和室溫下亞閾值擺幅的理論極限值,傳統(tǒng)MOSFET在某些場(chǎng)景下不再適用[1-2]。為了替代MOSFET,隧穿場(chǎng)效應(yīng)晶體管(Tunnel FET,TFET)因其具有低功耗和陡峭的亞閾值擺幅等特性而備受研究人員關(guān)注。TFET的工作原理與傳統(tǒng)MOSFET不同,其導(dǎo)通是基于載流子的帶帶隧穿(Band to Band Tunneling,BTBT)過(guò)程,因此能夠?qū)崿F(xiàn)更低的亞閾值擺幅[3]。但TFET自身也存在局限性,如開(kāi)態(tài)電流較低、雙極性導(dǎo)通等,阻礙了TFET在電路中的應(yīng)用[4]。針對(duì)上述缺陷,研究人員提出了很多解決方案。例如:在改善電流方面,采用多材料柵[5-7]、采取不同厚度的源漏區(qū)[8-11],以及采用新型材料等,將開(kāi)態(tài)電流提升了多個(gè)數(shù)量級(jí),但仍未能滿足現(xiàn)實(shí)需求;在抑制雙極性方面,采用源漏區(qū)與柵極重疊或欠重疊的器件結(jié)構(gòu)[12-14],以及非對(duì)稱溝道,改變交界面的隧穿情況[15],使得雙極性電流降低到pA (10～12 A)和fA (10～15 A)量級(jí)。盡管上述方法改善了TFET器件的開(kāi)態(tài)電流并抑制其雙極性特性,但同時(shí)使得器件的成本和工藝復(fù)雜程度有所增加,如重疊和欠重疊等技術(shù)改變了器件的基本結(jié)構(gòu),難以與以往工藝技術(shù)相匹配,從而降低器件的可拓展性。

本文在雙柵隧穿場(chǎng)效應(yīng)晶體管(Double-Gate Tunnel FET,DGTFET)的基礎(chǔ)上,結(jié)合成本、與以往工藝技術(shù)匹配度,以及工藝復(fù)雜程度等多方面因素來(lái)優(yōu)化器件。在保證晶體管基本結(jié)構(gòu)仍與以往器件相似的前提下,融合多種結(jié)構(gòu)的優(yōu)良特性,將源區(qū)材料替換為窄禁帶半導(dǎo)體材料,柵氧化層采用異質(zhì)柵介質(zhì)結(jié)構(gòu),同時(shí)將不對(duì)稱摻雜和高k介質(zhì)Pocket區(qū)整合運(yùn)用到DGTFET上。異質(zhì)柵介質(zhì)可以在提升器件開(kāi)態(tài)電流的同時(shí)降低雙極性電流。僅在漏端添加高k介質(zhì)Pocket區(qū),可以改善柵漏交界面的隧穿寬度,有益于提升器件對(duì)于雙極性的抗性,源端正常導(dǎo)通,故不需要此結(jié)構(gòu)。采用TCAD軟件進(jìn)行仿真實(shí)驗(yàn),對(duì)比分析傳統(tǒng)器件以及有無(wú)異質(zhì)柵介質(zhì)和高k介質(zhì)Pocket區(qū)的DGTFET,研究柵介質(zhì)的介電常數(shù)、長(zhǎng)度、Pocket區(qū)厚度等參數(shù)對(duì)DGTFET直流特性、亞閾值擺幅和雙極性電流的影響。

1 器件結(jié)構(gòu)和仿真模型

本文仿真實(shí)驗(yàn)采用的DGTFET器件結(jié)構(gòu)如圖1所示。其詳細(xì)參數(shù)如表1所示。

表1 器件仿真結(jié)構(gòu)參數(shù)

圖1 仿真實(shí)驗(yàn)的DGTFET器件結(jié)構(gòu)

利用Sentaurus TCAD進(jìn)行器件的建模仿真。由于隧穿過(guò)程是非局部的,因此采用非局部帶帶隧穿模型、非局域隧穿模型和Fermi-Dirac統(tǒng)計(jì)模型,電子隧穿路徑在模型內(nèi)設(shè)置為非局部。由于高摻雜濃度會(huì)對(duì)材料的禁帶寬度等參數(shù)產(chǎn)生影響,因此引入禁帶變窄模型,以及與摻雜濃度和電場(chǎng)有關(guān)的遷移率模型等。

重?fù)诫s所導(dǎo)致的深能級(jí)雜質(zhì)和缺陷會(huì)產(chǎn)生間接復(fù)合,對(duì)載流子的壽命和器件的性能影響較大,因此本文引入了俄歇復(fù)合模型和載流子重組模型SRH(Shockley-Read-Hall)。

2 轉(zhuǎn)移特性

選取柵氧化層下方1 nm處為觀測(cè)點(diǎn),漏極電壓Uds=0.5 V,柵極電壓Ugs=1.5 V,傳統(tǒng)以Si為材料源的DGTFET和將源區(qū)材料替換為Ge的TFET的開(kāi)態(tài)能帶圖如圖2所示。

圖2 不同源區(qū)材料開(kāi)態(tài)能帶圖

由圖2可以看出,在器件處于導(dǎo)通條件時(shí),溝道區(qū)的能帶由于柵極施加正電壓從而被拉低。源區(qū)價(jià)帶的電子可以通過(guò)較小的隧穿距離到達(dá)溝道的導(dǎo)帶,以Ge為源區(qū)材料的隧穿寬度更窄,在同等柵極電壓條件下,電子發(fā)生隧穿的可能性更大,將會(huì)有更多的電子到達(dá)導(dǎo)帶,由此產(chǎn)生更大的開(kāi)態(tài)電流。因此,隧穿距離的大小可直接影響到器件開(kāi)態(tài)電流的大小。本文選用Ge作為源區(qū)材料與溝道形成異質(zhì)結(jié)。

不同柵氧化層材料的介電常數(shù)不同,器件的開(kāi)態(tài)/關(guān)態(tài)電流等特性參數(shù)也不相同。選取的3種柵氧化層材料分別為:SiO2,介電常數(shù)k=3.9;Si3N4,k=11.8;HfO2,k=25。3種材料所構(gòu)成器件的開(kāi)態(tài)/關(guān)態(tài)能帶圖及轉(zhuǎn)移特性曲線如圖3所示。圖3(a)中,Uds=0.5 V,Ugs=1.4 V;圖3(b)中,Uds=0.5 V,Ugs=1.5 V;圖3(c)中,Uds=0.5 V,Ugs=-2.0～1.4 V,Ids為源漏電流。

圖3 不同介質(zhì)開(kāi)/關(guān)態(tài)能帶圖及轉(zhuǎn)移特性曲線

由圖3可以看出,由于施加?xùn)艠O電壓的不同,所以溝道能帶會(huì)整體上下移動(dòng),并與源區(qū)或漏區(qū)形成比較窄的隧穿勢(shì)壘,更有利于價(jià)帶電子隧穿到導(dǎo)帶而形成更大的電流。柵氧化層材料為HfO2的器件在負(fù)柵極電壓下的隧穿寬度明顯比柵氧化層材料為SiO2的隧穿寬度要小,表明同等電壓條件下,采用高k介質(zhì)做氧化層材料的器件所形成的雙極性電流更大,但同時(shí)高k介質(zhì)提升了柵極與源區(qū)之間的耦合,增大了器件的開(kāi)態(tài)電流。

圖3(c)中的轉(zhuǎn)移特性曲線與上述結(jié)果相符,與常規(guī)材料SiO2相比,氧化層采用高k介質(zhì)材料能進(jìn)一步提高DGTFET的源漏電流,改善器件的導(dǎo)通特性,同時(shí)增大器件的雙極性電流,降低器件對(duì)于雙極性的抗性。氧化層為SiO2時(shí)器件的開(kāi)態(tài)電流為3.11×10-7A/μm,氧化層為HfO2時(shí)提升到了5.17×10-5A/μm,器件的雙極性電流從1.0×10-14A/μm提高到了1.0×10-11A/μm,提高了3個(gè)數(shù)量級(jí)。

亞閾值擺幅是表征器件柵控能力強(qiáng)弱的重要參數(shù)。其值越小,柵極電壓的微小變化就會(huì)使電流發(fā)生明顯變化,器件便能在更低的電壓狀態(tài)下工作。其平均亞閾值斜率Sk為

(1)

式中:UTH——器件的閾值電壓;

Uoff——器件最小漏電流所對(duì)應(yīng)的柵極電壓;

ITH——對(duì)應(yīng)閾值電壓下的電流;

Ioff——器件最小漏電流。

根據(jù)圖3(c)中的實(shí)驗(yàn)數(shù)據(jù)可得出,SiO2為柵氧化層材料的DGTFET平均亞閾值擺幅(取電流為1.0×10-7A/μm時(shí)的對(duì)應(yīng)電壓為閾值電壓)為131 mV/dec,HfO2對(duì)應(yīng)器件的平均亞閾值擺幅為57.84 mV/dec。由此可見(jiàn),采用高k介質(zhì)可以優(yōu)化器件的亞閾值擺幅。

本文結(jié)合各種材料的優(yōu)點(diǎn),采用異質(zhì)柵介質(zhì)結(jié)構(gòu),在靠近源區(qū)即正向傳輸發(fā)生隧穿的異質(zhì)結(jié)附近采用高k介質(zhì),在靠近漏區(qū)采用低k介質(zhì),以降低柵極與漏極的耦合作用,從而在保證器件開(kāi)態(tài)電流不發(fā)生明顯變化的前提下,盡可能地降低雙極性電流,改善器件的雙極性特性。

高k介質(zhì)的長(zhǎng)度L分別取10 nm,20 nm,30 nm,40 nm時(shí),對(duì)應(yīng)器件的轉(zhuǎn)移特性曲線如圖4所示。其中,Uds=0.5 V。

圖4 不同長(zhǎng)度L的高k介質(zhì)對(duì)應(yīng)器件轉(zhuǎn)移特性曲線

由圖4可以看出,由于采用異質(zhì)柵介質(zhì)結(jié)構(gòu),綜合了低k介質(zhì)和高k介質(zhì)的優(yōu)點(diǎn),且在高k介質(zhì)HfO2的不同長(zhǎng)度下,器件的源漏電流并未發(fā)生明顯變化,此時(shí),器件的亞閾值擺幅為28.3 mV/dec。因此,從特性角度來(lái)說(shuō),高k介質(zhì)的長(zhǎng)度對(duì)于正負(fù)柵壓下器件的影響并不明顯。器件發(fā)生隧穿的位置在溝道和源區(qū)的交界處,并未擴(kuò)展到溝道內(nèi)部。當(dāng)HfO2的長(zhǎng)度L=40 nm時(shí),器件的雙極性電流突然增大,這是因?yàn)榇藭r(shí)器件溝道上方氧化層全為HfO2,負(fù)柵壓下隧穿主要發(fā)生于溝道和漏區(qū)的交界處,與源區(qū)采用高k介質(zhì)同理,雙極性電流也會(huì)增大。因此,器件對(duì)于介質(zhì)的介電常數(shù)k較為敏感,而對(duì)于異質(zhì)柵介質(zhì)的長(zhǎng)度L(小于溝道長(zhǎng)度時(shí))變化并不敏感。

3 雙極性

TFET產(chǎn)生雙極性電流的本質(zhì)原因是,在負(fù)柵壓情況下,溝道區(qū)與漏區(qū)交界面處隧穿寬度減小,使得電子隧穿概率增大。因此,要提升器件的雙極性抗性,就要擴(kuò)大負(fù)柵壓下TFET溝道區(qū)和漏區(qū)交界面處的隧穿寬度,在漏區(qū)加入高k介質(zhì)Pocket區(qū)。對(duì)于如圖1(b)所示的器件結(jié)構(gòu),Pocket區(qū)寬度設(shè)為40 nm,厚度Thk選取0 nm,5 nm,7 nm,10 nm,對(duì)應(yīng)器件在負(fù)柵壓下的能帶圖和轉(zhuǎn)移特性曲線如圖5所示。

圖5 不同Thk對(duì)應(yīng)器件在負(fù)柵壓下的能帶圖和轉(zhuǎn)移特性曲線

圖5(a) 中,Ec和Ev分別表示導(dǎo)帶和價(jià)帶,Uds=0.5 V,Ugs=-2.0 V;圖5(b)中,Uds=0.5 V,負(fù)柵壓下的源漏電流Ids即為器件的雙極性電流Iamb。

根據(jù)圖5可以得出,在負(fù)柵壓下,加入高k介質(zhì)Pocket區(qū)的器件溝道和漏區(qū)交界處的隧穿勢(shì)壘增大,電子隧穿產(chǎn)生率降低,從而使得電子隧穿更加困難,雙極性電流也會(huì)降低,即器件承受的負(fù)柵壓會(huì)進(jìn)一步增大。未包含Pocket區(qū)的器件在-0.5 V左右,雙極性電流開(kāi)始急劇增大,而對(duì)于加入Pocket區(qū)的器件,其Thk的數(shù)值越大,雙極性電流就越小,且電流急劇增大的電壓起始點(diǎn)也在不斷后移。當(dāng)Thk=10 nm時(shí),器件的雙極性電流最低,約為1.0×10-17A/μm。

此外,由于高k介質(zhì)Pocket區(qū)的主要作用區(qū)域?yàn)槁﹨^(qū),用于抑制雙極性導(dǎo)通,對(duì)于正常導(dǎo)通并不會(huì)產(chǎn)生明顯影響,因此添加Pocket區(qū)結(jié)構(gòu)的器件與無(wú)此結(jié)構(gòu)器件的轉(zhuǎn)移特性在正常導(dǎo)通時(shí)表現(xiàn)相近。由圖5(b)也可以看出,當(dāng)柵極電壓為正時(shí),源漏電流曲線幾乎重合。由此得出,隨著Pocket區(qū)厚度的增大,器件的雙極性導(dǎo)通效應(yīng)逐漸減弱,雙極性電流進(jìn)一步降低,但器件的正常導(dǎo)通等方面未受到明顯影響。

4 結(jié) 語(yǔ)

本文基于雙柵隧穿場(chǎng)效應(yīng)晶體管,提出了一種結(jié)合異質(zhì)結(jié)、異質(zhì)柵介質(zhì)和高k介質(zhì)Pocket區(qū)結(jié)構(gòu)的DGTFET。與傳統(tǒng)DGTFET相比,器件的開(kāi)態(tài)電流得到了優(yōu)化,并且器件的亞閾值擺幅縮減為28.3 mV/dec,相比于其他方法,在實(shí)現(xiàn)可能和特性表現(xiàn)上做到了一定程度的平衡和改善。對(duì)影響器件特性的參數(shù)進(jìn)行了分析研究,改變高k介質(zhì)的長(zhǎng)度(小于溝道長(zhǎng)度時(shí))對(duì)器件特性并無(wú)明顯影響;漏區(qū)的高k介質(zhì)Pocket區(qū)有利于提升器件抑制雙極性的能力,同時(shí)對(duì)器件的開(kāi)態(tài)電流等特性并無(wú)明顯影響,且隨著Pocket區(qū)厚度的增大,器件抑制雙極性的能力逐漸加強(qiáng)。同時(shí),由于器件的基本結(jié)構(gòu)仍是傳統(tǒng)結(jié)構(gòu),因而在后續(xù)工藝的實(shí)現(xiàn)方面,可節(jié)省不少成本。在實(shí)際應(yīng)用時(shí),應(yīng)結(jié)合實(shí)際情況修改器件的相關(guān)參數(shù),以適應(yīng)不同需求。