王 平,張 楠,靳文軒,王 峰

(1.中國空間技術(shù)研究院西安分院,西安 710000;2.西安電子科技大學(xué) 微電子學(xué)院,西安 710126)

0 引言

星載固體功率放大器是宇航電子產(chǎn)品的重要類別,承擔(dān)微波信號的功率放大、增益控制、相位控制等功能。隨著無線通信新標準新技術(shù)的發(fā)展,日益要求提高微波固態(tài)功率放大器的性能,使之在更寬的頻帶內(nèi),具有更高的輸出功率、效率、可靠性以及線性度[1]。微波功率模塊實現(xiàn)發(fā)射信號的合成和放大,是機載、艦載、星載等新一代固態(tài)有源相控陣雷達的核心部件—T/R組件中非常重要的組成部分[2]。隨著星載用途不斷擴大,為同時滿足大功率和小型化的目標,原有的小功率放大器逐步被MMIC芯片所替代,大功率、大體積的行波管放大器逐漸被GaN固態(tài)功率管替代。國產(chǎn)星載固放實現(xiàn)了從無到有、從“大個頭”變?yōu)樾∧K,逐漸高頻化、大功率的質(zhì)的飛躍[3]。星載Q頻段和W頻段連續(xù)波固放在我國首次開發(fā)成功并在軌搭載驗證[4]。創(chuàng)造性將固態(tài)和真空器件的優(yōu)點有機結(jié)合的微波功率模塊(MPM),具備了大功率、高效率、小體積和低噪聲等優(yōu)點,可用于空間通信、電子對抗以及民用領(lǐng)域,也是近年來微波固放的發(fā)展方向。[5-6]

微波固體功率放大器的應(yīng)用中,由于大功率微波信號的加載,較大電流在功率模塊電路中傳輸,電路導(dǎo)體發(fā)熱明顯,導(dǎo)體可承受的電流密度與電路導(dǎo)體阻抗對于保證電路的性能有著重要影響。因此,功率模塊中的固放電路基板的電流承載能力成為衡量功率模塊可靠性的重要指標。

功率模塊中良好的器件散熱依賴于優(yōu)化的散熱結(jié)構(gòu)設(shè)計、封裝材料選擇(熱界面材料與散熱基板)及封裝制造工藝等?；宀牧系倪x用是關(guān)鍵環(huán)節(jié),直接影響到器件成本、性能與可靠性[7]。電路基板既是固放微波信號的傳輸途徑,也是功率芯片的安裝載體、機械支撐保護和芯片工作熱量的散熱通道,對于微波固體功率放大器的正常應(yīng)用十分重要。功率放大信號需要從基板上制作的電路線條上傳輸,為將大功率電路、器件的熱能及時散去,基板的熱導(dǎo)率必須很大[8]。但是,考慮到氧化鈹基板粉末的劇毒特性、氮化鋁基板的易水解特性以及覆銅板介質(zhì)材料的低導(dǎo)熱和低膜層附著強度特點,綜合制造成本,仍然是氧化鋁基板的使用能滿足大多數(shù)需求。

目前,業(yè)內(nèi)對于微波固放電路基板的電流承載能力的研究較少。程浩等[7]針對常用陶瓷基板開展了金屬層結(jié)合強度、可焊性、導(dǎo)熱性、可靠性等特性測試,但對基板載流能力沒有給出定量數(shù)據(jù);王志會等[9]基于氮化鋁基板采用厚膜和薄膜工藝實現(xiàn)了射頻功率負載的制作,但無電流承載力的技術(shù)數(shù)據(jù);馬麗琴[10]針對微波功放中通過焊膏粘結(jié)的印刷基板提出了散熱工藝解決方案,但對印刷基板自身電流承載能力沒有涉及;葛琪[11]對CuCGA互連焊點電流承載能力進行了研究,但主要針對面陣列封裝器件的焊點尺寸對電流密度和溫度的影響,不涉及電路基板。趙艷雯[12]針對不同厚度銅箔和不同線徑的覆銅PCB走線進行了電流承載能力研究,但對于氧化鋁基板上的薄膜線路的電流承載能力沒有涉及。周勤[13]在高導(dǎo)熱氧化鈹基板上探索氧化鋁體系厚膜漿料的兼容性,但厚膜工藝與氧化鋁基板上薄膜工藝的差異較大。

星載微波固放中,基于高純氧化鋁陶瓷基板和薄膜工藝制作的固放電路十分重要。但是,常規(guī)固放電路的膜層厚度較薄,膜層耐焊性有限,實踐中曾出現(xiàn)信號傳輸線條功率加載下燒斷的情況。因此提高星載微波固放電路電流承載力十分必要。

文章通過分析星載微波固放電路的電流承載力需求和現(xiàn)行工藝方法的局限性,提出了一種基于薄膜工藝的高導(dǎo)電率、高耐焊新型復(fù)合膜層結(jié)構(gòu),在滿足大功率應(yīng)用需求對于電流承載力需求的同時,明顯提高電路應(yīng)用耐焊性,保持了高的電路可靠性。

1 星載微波固放電路的電流承載能力需求分析

1.1 整體電流承載能力需求分析

星載固放產(chǎn)品主要由EPC、射頻鏈路以及控制電路三部分組成,其中射頻電路的主要功能是將輸入的射頻信號進行多級放大,保證固放輸出達到要求的功率值。因此承受較大的工作電流。

星載微波固放電路在工作時,不同頻段固放電路能夠輸出的最大功率不同,基于陶瓷基板設(shè)計和制造的L、S頻段固放產(chǎn)品,應(yīng)用功率已達到200 W,5～10年后最高功率希望達到500 W,固放電路線條上通過的電流相比以往提高了10倍,固放產(chǎn)品的熱流密度也提高了10倍,最高熱流密度需求達到1 kw/cm2。我國自主研發(fā)的四代接收機固放模塊,目前工作電流要求達到10 A,未來其工作電流最高要求達到20 A以上,明顯高于常規(guī)薄膜電路和LTCC低溫共燒陶瓷電路上允許的電流應(yīng)用水平。

1.2 局部電路電流承載能力需求分析

固放電路中的高阻線承受著功率放大過程的主要電流,不同線寬的高阻線有著最低的電流承載能力需求,而不同導(dǎo)體厚度的高阻線可承受的最大極限電流不同。某產(chǎn)品對于固放電路中的不同導(dǎo)體厚度高阻線應(yīng)承受最小電流提出了如表1所列的具體要求。

表1 高阻線電流承載能力需求

從表1中數(shù)據(jù)可知,固放電路中對于電流承載能力提出了至少9 A的應(yīng)用需求。文獻報道中0.635 mm寬、2.5 μm厚的金線條,理論上可以承受的最大電流可達9.6 A[14]。實際試驗結(jié)果顯示,高純氧化鋁基板上制作的焊點周圍無缺陷的鎳鉻-鎳-金結(jié)構(gòu)的微帶高阻線可承受9 A、24 h的高電流,而存在明顯表面劃傷的高阻線,5 A電流加電15 min后,出現(xiàn)線條燒斷的故障現(xiàn)象。

上述數(shù)據(jù)表明,固放電路的高阻線表面存在劃傷等缺陷會顯著降低固放電路的電流承載能力。此外,考慮到因固放產(chǎn)品是散熱型產(chǎn)品,實際宇航應(yīng)用中會考慮到熱分析及砷化鎵、氮化鎵器件的結(jié)溫及一級降額,同時考慮到基板上器件焊點的軟化點,電流通過時電路基板的溫升上限必須要考慮進去。參照介質(zhì)基板通用試驗規(guī)范中的試驗溫度100 ℃,陶瓷基板載流能力導(dǎo)致的溫升上限不應(yīng)超過100 ℃。在滿足固放電路高阻線上耐受極限電流、基板整體溫升的同時,高阻線的制作工藝還需要考慮到高阻線的壓降不能過大,導(dǎo)體阻值盡可能小。

2 提升電路電流承載力的復(fù)合膜層結(jié)構(gòu)研究

為了提升單層固放電路的電流承載力,基于高純氧化鋁基板(εr=9.9,標稱熱導(dǎo)率=27 W/m·K)和高介電常數(shù)基板(εr=36.5,標稱熱導(dǎo)率=2.1 W/m·K),從材料的選擇與優(yōu)化、復(fù)合結(jié)構(gòu)膜層加厚技術(shù)、圖形制作工藝技術(shù)幾個方面進行了研究。

2.1 材料的選擇與優(yōu)化

Cuviello和Coulton總結(jié)了不同基板上不同方阻的可耐受電流值,具體如表2所列[14]。表2可知,方阻越大,可耐受電流越小;基板材料不同,耐受電流也不同。含有薄膜電阻的大功率固放電路,首選氧化鈹、硅等高導(dǎo)熱率基板材料,其次考慮氮化鋁,繼而采用氧化鋁基板?？紤]到氧化鈹材料的劇毒特性、硅材料的微波損耗較大以及氮化鋁基板的較高成本等因素,氧化鋁基板是較好的選擇。而電路中含有薄膜電阻,將造成局部電流承載能力的顯著下降(電阻部位導(dǎo)電性差,熱量更為集中)。

表2 常用基板上不同方阻耐受電流數(shù)據(jù)

基板材料已確定前提下,提升電路的電流承載力,重點在于電路膜層材料的選擇。常規(guī)膜層體系中不同的材料擔(dān)負不同的作用,具體如表3所列。

表3 常用膜層特性表

如表3所列,提高電流承載力,需要采用金、銅這樣的高電流導(dǎo)體層。高的金層與銅層厚度可以保證高的電流承載力,但會帶來膜層附著惡化、線條輪廓變差、加工難度與加工成本增加等問題。最終是否完全采納表中的厚度數(shù)據(jù),要根據(jù)膜層附著力、電路線條輪廓外觀、加工難度、加工成本等影響因素綜合考慮。

2.2 復(fù)合膜層結(jié)構(gòu)膜層加厚技術(shù)研究

基板材料確定后,微波固放電路的膜層厚度決定了其能承受的最大信號功率。為適應(yīng)大功率電路的電流承載能力需求,必須開發(fā)膜層厚度數(shù)倍于常規(guī)薄膜陶瓷電路的加厚膜層固態(tài)電路。常規(guī)情況下,基于氧化鋁基板薄膜工藝體系制作的MIC產(chǎn)品,最頂層導(dǎo)電層Au約為3 μm的,膜層總體厚度不超過4 μm。這一總厚度難以滿足更大功率部件的應(yīng)用需求。

理論上,根據(jù)公式R=ρl/(d.w),保持ρ(金的材料電阻率)、l(線條長度)和w(線條寬度)不變,將金層厚度d加厚到2.54 μm的3倍即7.62 μm,金的導(dǎo)體電阻將縮小為原來的1/3,而相同功率下,電流可承載能力可增加為原來的1.732倍,如0.635 mm寬度線條最大可承受16.6 A的電流(此為理想情況計算值,實際膜層表面缺陷會導(dǎo)致可耐受電流顯著下降)。但是,電路裝配過程中在金焊盤上常采用Sn63Pb37焊料進行器件焊接,為避免“金脆”現(xiàn)象,需要多次搪錫去除厚金層,制造效率較低,可靠性也存在隱患。用其他金屬進行膜層加厚,則無法滿足鍵合需要。因此需要制作復(fù)合膜層以滿足電路的不同功能需求。為此需研究薄膜加厚的具體復(fù)合膜層結(jié)構(gòu)、復(fù)合結(jié)構(gòu)中每層膜層的制作工藝方法與具體參數(shù)、膜層總體厚度與應(yīng)力的控制方法等,涉及到膜層結(jié)構(gòu)設(shè)計、鍍液(鍍金、鍍銅、鍍鎳)體系選擇、鍍層厚度確定與優(yōu)化、膜厚控制、層間附著考核等多方面內(nèi)容。參考表3,最終確定了NiCr-Au-Cu-Ni-Au這一復(fù)合結(jié)構(gòu)。復(fù)合膜層結(jié)構(gòu)中,鎳鉻層為濺射工藝生成,Au、Cu 和Ni層均采用電鍍工藝形成。

復(fù)合膜層結(jié)構(gòu)中膜層的選擇以及厚度的確定,主要考慮保證大承載電流能力的同時,應(yīng)減輕工藝難度、確保不同膜層之間的性質(zhì)兼容以及膜層的應(yīng)用長期穩(wěn)定性。銅層的加厚,可有效降低電路溫升,但會增大電路圖形制作難度;鎳層厚度的增加,確保了表面金層不被銅層擴散影響,但降低了膜層結(jié)構(gòu)的導(dǎo)電性,增加電路的溫升。

復(fù)合膜層加厚過程不僅僅是厚度提高,更要考慮加厚過程對于膜層應(yīng)力、圖形精度、膜層附著力、錫焊工藝兼容性、鍵合工藝兼容性等多方面的影響。復(fù)合膜層的加厚方法一般有兩種:電鍍與濺射。濺射的缺點是時間長、成本高,因此選擇效率較高的電鍍方式。電鍍加厚首先需要解決多層結(jié)構(gòu)膜層的應(yīng)力累積造成的附著力問題。

圖1為采用仿真軟件仿真的NiCr-Au-Cu-Ni-Au這一復(fù)合結(jié)構(gòu)中,各層膜的應(yīng)力分布情況.從圖1中可以看出,各層膜中鎳層的應(yīng)力值最大,底層的金膜和頂層的金膜所受應(yīng)力則最小,每層的應(yīng)力最大點均位于高阻線最密集處。經(jīng)分析,鎳層應(yīng)力最大的原因在于,鎳層除受自身熱膨脹產(chǎn)生的應(yīng)力作用之外,由于位置處于銅層和金層之間,受上下層金屬的擠壓作用也產(chǎn)生一定應(yīng)力作用[15]。

圖1 復(fù)合膜層結(jié)構(gòu)中不同膜層應(yīng)力分布圖

復(fù)合膜層結(jié)構(gòu)構(gòu)建的是否合理,一方面應(yīng)該考慮氧化鋁基板和其上沉積的各種膜層各自的應(yīng)力分布,另一方面還應(yīng)考慮復(fù)合膜層結(jié)構(gòu)與氧化鋁基板界面的應(yīng)力。理論上,界面處表面粘附的屈服應(yīng)力一般為50 MPa。如果有效力增大至該值以上,則膜層和基板局部發(fā)生分離。一旦膜層自基板發(fā)生分離,芯片工作產(chǎn)生的熱量無法通過基板、熱沉傳遞到管殼外,電路的局部傳熱受阻,可能使膜層發(fā)熱過度導(dǎo)致電路斷開失效[15]。

圖2顯示了加熱工作過程中作用在基板和復(fù)合膜層之間粘附層上的有效力。最大界面應(yīng)力為5.64 MPa,比理論可以承受最大的屈服應(yīng)力小一個數(shù)量級,此膜層結(jié)構(gòu)在粘附應(yīng)力方面滿足要求。

圖2 膜層與基板界面應(yīng)力分布圖

圖3為復(fù)合膜層結(jié)構(gòu)保持總厚度不變時,銅層厚度增大時,各層最大應(yīng)力的變化曲線,可以看出,各個膜層自身應(yīng)力隨著銅層變厚都在變小[15]。

圖3 膜層應(yīng)力隨銅層厚度的變化曲線

復(fù)合膜層結(jié)構(gòu)與基板之間界面應(yīng)力隨銅層厚度的變化情況如圖4所示?？芍?隨銅層厚度增加,界面應(yīng)力也隨之變大,但仍比理論可以承受最大的屈服應(yīng)力小一個數(shù)量級,說明該膜層復(fù)合結(jié)構(gòu)粘附應(yīng)力滿足要求[15]。

圖4 界面應(yīng)力隨銅層厚度的變化曲線

從圖5仿真結(jié)果可知,隨著鎳層厚度從1 μm增加到2 μm,電路上最高溫度持續(xù)升高。

圖5 最高溫度隨鎳層厚度的變化情況

圖6為復(fù)合膜層結(jié)構(gòu)保持總厚度不變時,鎳層厚度變化時,各層最大應(yīng)力的變化曲線,可以看出,各個膜層應(yīng)力隨著鎳層變厚都在逐漸變大[15]。

圖6 膜層應(yīng)力隨鎳層厚度的變化情況

經(jīng)采用仿真軟件進行復(fù)合膜層的電、熱多維物理場仿真分析,結(jié)合實際工藝實驗驗證,最終確定了NiCr(500 ?)-Au(2～3 μm)-Cu(3～5 μm)-Ni(1～2 μm)-Au(3 μm)這一最終復(fù)合膜層結(jié)構(gòu)。這一結(jié)構(gòu)的復(fù)合膜層結(jié)構(gòu)整體應(yīng)力適中,而加工難度較小,工程應(yīng)用可行性高。

2.3 復(fù)合膜層結(jié)構(gòu)圖形制作工藝技術(shù)研究

多層復(fù)合膜層電路,由于工藝流程中不同材料多次刻蝕、多次電鍍的工藝特點,如不做控制,圖形精度明顯低于常規(guī)電路。在復(fù)合膜層結(jié)構(gòu)的電路圖形過程中,影響圖形精度的因素包括掩膜版圖形精度、圖形轉(zhuǎn)移精度、圖形刻蝕精度以及薄膜加厚時側(cè)向生長等。

多層復(fù)合膜層制作中,膜層加厚過程增加的微米級的電鍍銅、電鍍鎳、電鍍金等膜層厚度不僅會形成應(yīng)力累積,也會引起帶線邊緣膜層晶粒粗大和橫向過多延伸,明顯降低電路圖形精度和線條輪廓質(zhì)量,影響電路性能和長期可靠性。在經(jīng)過電鍍后,鍍層表面粗糙度和線條寬度都會因為鍍層結(jié)晶不精細、線條側(cè)向生長,而導(dǎo)致線條寬度和表面粗糙度發(fā)生不可逆的變化,極大影響產(chǎn)品的應(yīng)用。一方面,圖形精度的惡化導(dǎo)致電路的實際加工精度達不到設(shè)計需求,影響電路最終性能;另一方面,線條邊緣粗大的晶粒導(dǎo)致線條輪廓不平整、存在毛刺,在大功率加載情況下容易造成尖端放電,極大影響產(chǎn)品的實際在軌應(yīng)用。

經(jīng)過對影響圖形精度的各個因素進行分析研究,采取了優(yōu)化鍍液體系和電鍍參數(shù)、優(yōu)化工藝流程、制版圖形補償和改變圖形刻蝕方法等多方面的措施,來解決圖形精度差的問題。通過優(yōu)選晶粒細膩的鍍銅溶液體系,調(diào)整電鍍銅工藝參數(shù),確保鍍層間牢固附著的同時,橫向延伸最少,確保線條精度。同時,考慮到圖形轉(zhuǎn)移、膜層蝕刻和膜層增厚,都會給電路尺寸帶來誤差。在固定工藝流程后,設(shè)計特征尺寸電路進行全流程制作,將成品“特征尺寸”與原始“特征尺寸”數(shù)值進行比對,掌握變化趨勢與大致尺度。而后根據(jù)變化值對設(shè)計電路尺寸進行工藝性調(diào)整后,再次進行全流程制作。循環(huán)改進后,得到了新工藝流程的電路尺寸工藝補償值范圍,提高圖形制作精度。圖7是100 μm的復(fù)合膜層結(jié)構(gòu)的線條圖片,線條精度滿足設(shè)計需求(±15 μm)。

圖7 復(fù)合膜層結(jié)構(gòu)100 μm線條圖片

對于寬度在100 μm以下的細線條,線寬偏差的影響更大,經(jīng)多次實驗,優(yōu)化工藝流程和圖形精細補償均無法解決線條邊緣粗糙的問題。為此采用濺射-一次鍍金-二次鍍金-激光直寫刻蝕圖形的新流程,流程如圖8所示,完成了細線條圖形的制作,可以得到較高的線寬精度,線條圖片如圖9所示。

圖8 激光刻蝕復(fù)合膜層結(jié)構(gòu)電路的流程

圖9 激光刻蝕50 μm線條圖片

3 實踐測試結(jié)果

對制作出的復(fù)合結(jié)構(gòu)膜層進行了膜厚測試,測試數(shù)據(jù)如表4所列。數(shù)據(jù)顯示,復(fù)合膜層結(jié)構(gòu)的總厚度控制在11 μm～14 μm,一致性較好。

表4 復(fù)合膜層結(jié)構(gòu)膜厚測試數(shù)據(jù)

線寬精度測試結(jié)果如表5所列。數(shù)據(jù)顯示,復(fù)合膜層結(jié)構(gòu)的100 μm線寬精度控制在15 μm以內(nèi),一致性較好。

對復(fù)合膜層結(jié)構(gòu)電路導(dǎo)體表面電阻進行了測試,數(shù)據(jù)如表6所列。表面電阻一致性較好,在4 mΩ左右。

表6 復(fù)合膜層結(jié)構(gòu)表面電阻測試數(shù)據(jù)

對復(fù)合膜層結(jié)構(gòu)的電路膜層在可靠性試驗后進行了附著力測試。首先進行275 ℃、6 h的高溫存儲后,隨后按照-55 ℃±3 ℃～125 ℃±3 ℃,產(chǎn)品在高溫或低溫下擱置15 min,循環(huán)125次,高低溫轉(zhuǎn)換時間小于1 min的要求進行溫度循環(huán)試驗。試驗完畢使用垂直焊環(huán)拉力法測試膜層附著力。測試數(shù)據(jù)如表7所列。1×1 mm2面積上的焊環(huán)拉力值均大于2 kg,附著力滿足要求。

表7 復(fù)合膜層結(jié)構(gòu)電路附著力測試數(shù)據(jù)

附著力測試后的放大圖如圖10所示。

圖10 附著力測試后的放大圖

對復(fù)合膜層結(jié)構(gòu)的鍍金層表面進行了鍵合力測試,Φ25 μm金絲的破壞性鍵合拉力值>3.5 g,250 μm金帶的破壞性鍵合拉力值>100 g,均滿足宇航工程應(yīng)用要求。

對基于高純氧化鋁基板,采用復(fù)合膜層結(jié)構(gòu)的制作的高阻線進行了電流承載力測試,其中1組樣件表面膜層狀態(tài)良好,2組樣件表面膜層存在明顯劃痕。測試結(jié)果如表8所列。測試結(jié)果表明2組樣件在9 A的工作電流均可穩(wěn)定工作。經(jīng)分析,復(fù)合膜層結(jié)構(gòu)由于增加了導(dǎo)電厚銅層與鎳阻擋層,顯著增大了電流承載能力,即使高阻線線條表面存在劃痕,也不影響工作的可靠性。由于測試條件所限,未能開展更大電流的承載能力測試,但從已有的測試結(jié)果推算,復(fù)合膜層結(jié)構(gòu)可以承受20 A的電流。

表8 復(fù)合膜層結(jié)構(gòu)高阻線電流承載力測試

對基于高介電常數(shù)基板制作的復(fù)合膜層結(jié)構(gòu)的耐電流能力進行了測試,在0.4 mm的線條上施加5 A的電流,未觀察到線條燒斷的失效現(xiàn)象。再次證明了復(fù)合膜層結(jié)構(gòu)對于提升電流承載能力的有效性。

對復(fù)合膜層結(jié)構(gòu)的電路膜層的耐焊性也進行了考察。使用Sn63Pb37焊料、320 ℃的常用手工焊接條件,采用反復(fù)搪錫的方式,驗證多個復(fù)合膜層結(jié)構(gòu)孤立焊盤的耐焊性,試驗結(jié)果顯示,最少的可搪錫次數(shù)為18次,證實了此復(fù)合膜層結(jié)構(gòu)的高耐焊性。

對上述試驗數(shù)據(jù)和實際工程實踐分析,可得到如下認識:

(1)復(fù)合膜層結(jié)構(gòu)具有良好的電流承載能力和耐焊性,不僅可以用于較大功率微波電路的制作,在需要多次鉛錫焊料返修的電路產(chǎn)品上也能發(fā)揮突出優(yōu)勢。

(2)復(fù)合膜層結(jié)構(gòu)的膜層附著力與膜層表面的金絲、金帶可鍵合性良好,但因制作中膜層多次電鍍,膜層顆粒較大,電路表面和線條邊緣輪廓相對粗糙,不適用于對電路線條輪廓有高要求的高頻段電路;而對于組裝工藝的實施而言,也需要針對其特殊的表面狀態(tài),優(yōu)化焊接和鍵合工藝參數(shù)。

4 結(jié)論

文章提出一種提升陶瓷基微波固放電路電流承載能力的工藝途經(jīng),通過鎳鉻、銅、鎳、金等不同材料疊加的復(fù)合膜層結(jié)構(gòu),提升電路線條的導(dǎo)熱能力,提升固放電路的電流承載力和應(yīng)用可靠性。測試結(jié)果表明,NiCr-Au-Cu-Ni-Au復(fù)合膜層結(jié)構(gòu),高純氧化鋁基板上電路可在9 A電流下穩(wěn)定工作(表面膜層完整和表面存在明顯劃傷結(jié)果相同),高介電常數(shù)基板上0.4 mm線條可耐受5 A電流,復(fù)合膜層結(jié)構(gòu)的膜厚控制范圍、線寬精度、焊環(huán)拉力、Φ25 μm金絲的破壞性鍵合拉力與250 μm金帶的破壞性鍵合拉力等,均滿足宇航工程應(yīng)用要求。膜層結(jié)構(gòu)中導(dǎo)電厚銅層與鎳阻擋層的加入,不僅提升了電路的導(dǎo)電性與導(dǎo)熱性,提高了固放電路的電流承載力,最終保證了微波固放電路的應(yīng)用可靠性,為提升星載微波固放電路的電流承載能力提供了一個有效途徑。