曹雪兵

（中國電子科技集團(tuán)公司第四十七研究所，沈陽 110000）

1 引 言

隨著工藝技術(shù)的不斷發(fā)展，集成電路晶體管的寄生電容進(jìn)一步降低，這也使得集成電路中敏感節(jié)點(diǎn)的臨界電荷不斷減小，導(dǎo)致集成電路對軟錯誤愈發(fā)敏感[1-2]。由單粒子翻轉(zhuǎn)所引起的時序邏輯電路中存儲數(shù)據(jù)的失效一直是業(yè)界最為關(guān)注的重點(diǎn)。特別是在先進(jìn)工藝節(jié)點(diǎn)的微處理器、微控制器及SoC 中，大量的觸發(fā)器邏輯分布于芯片各處，設(shè)計出抗單粒子翻轉(zhuǎn)的觸發(fā)器成為系統(tǒng)可靠工作的重要保障[3-5]。進(jìn)入納米工藝節(jié)點(diǎn)后，組合邏輯電路中所產(chǎn)生的單粒子瞬態(tài)脈沖成為了繼單粒子翻轉(zhuǎn)后又一關(guān)鍵問題，在納米集成電路中，組合邏輯所產(chǎn)生的單粒子瞬態(tài)脈沖寬度已與時鐘脈寬相當(dāng)，當(dāng)瞬態(tài)脈沖在觸發(fā)器鎖存窗口內(nèi)到達(dá)觸發(fā)器的數(shù)據(jù)輸入端時，該瞬態(tài)脈沖同樣會引發(fā)邏輯錯誤[6-7]。據(jù)報道，在65nm 工藝節(jié)點(diǎn)，由單粒子瞬態(tài)所引發(fā)的軟錯誤問題達(dá)到了與單粒子翻轉(zhuǎn)相同的規(guī)模，在45 nm 甚至更先進(jìn)的工藝節(jié)點(diǎn)，由單粒子瞬態(tài)所引起的軟錯誤將成為危害集成電路可靠性的主要因素[8]。傳統(tǒng)的抗單粒子效應(yīng)的加固方法包括三模冗余技術(shù)以及DICE 單元加固技術(shù)，基于空間冗余設(shè)計思想的三模冗余技術(shù)通過將電路復(fù)制三份，然后采用表決器進(jìn)行表決，從而得到正確的邏輯值[9]。DICE 單元通過將敏感節(jié)點(diǎn)進(jìn)行備份，進(jìn)而克服單粒子效應(yīng)的影響。三模冗余結(jié)構(gòu)會消耗較大的面積和功耗，而DICE 結(jié)構(gòu)無法處理SET 問題[10-11]。本研究即基于雙模冗余加固思想，對現(xiàn)有設(shè)計進(jìn)行改進(jìn)，實(shí)現(xiàn)一種具有掃描輸入功能的TSPC（True Single Phase Clock, 真單相時鐘）型D觸發(fā)器，TSPC 型觸發(fā)器相對于傳統(tǒng)需要互補(bǔ)時鐘信號的D 觸發(fā)器，其主要優(yōu)勢在于面積與性能的提升。本設(shè)計基于普通TSPC 型D 觸發(fā)器改進(jìn)完成。

2 普通TSPC 型D 觸發(fā)器

觸發(fā)器是微處理器、微控制器及SoC 等數(shù)字系統(tǒng)的基本存儲單元，其面積和功耗占整個數(shù)字系統(tǒng)的相當(dāng)大部分比重。目前廣泛采用的觸發(fā)器結(jié)構(gòu)為采用傳輸門所實(shí)現(xiàn)的主從結(jié)構(gòu)觸發(fā)器，如圖1 所示。傳統(tǒng)觸發(fā)器無法應(yīng)用于高可靠環(huán)境當(dāng)中。首先，觸發(fā)器內(nèi)的鎖存結(jié)構(gòu)在粒子轟擊下可能會直接發(fā)生單粒子翻轉(zhuǎn)。其次，觸發(fā)器輸入數(shù)據(jù)信號的脈沖信號波動如果落在觸發(fā)器的鎖存窗口內(nèi)，繼而被捕獲也會誘發(fā)觸發(fā)器發(fā)生單粒子翻轉(zhuǎn)現(xiàn)象，兩種情況都會破壞觸發(fā)器輸出端的邏輯值。

圖1 傳統(tǒng)D 觸發(fā)器邏輯結(jié)構(gòu)及單粒子效應(yīng)示意圖

圖2所示為普通TSPC 型D 觸發(fā)器的邏輯圖。該邏輯電路由四級反向邏輯所構(gòu)成，當(dāng)時鐘信號CLK 為低電平時，假設(shè)D 此時輸入數(shù)據(jù)為1，則P1管關(guān)斷、N1管導(dǎo)通，net1 被拉到低電平，如果此時粒子入射P1管的漏極，會在net1 中引入瞬態(tài)脈沖，繼而將輸出端Q 的高電平下拉至地，從而引起輸出信號的翻轉(zhuǎn)。

圖2 普通TSPC 型D 觸發(fā)器邏輯結(jié)構(gòu)

圖3給出了基于UMC 55 nm 工藝的帶有掃描輸入功能的普通TSPC 型D 觸發(fā)器的SEU 仿真結(jié)果。掃描輸入使能端SE 為高電平，此時掃描輸入數(shù)據(jù)端SI 信號有效，在13.5ns 時注入雙指數(shù)電流脈沖，幅值為10mA，持續(xù)時間500ps，上升時間、下降時間皆為50ps。觸發(fā)器的數(shù)據(jù)輸出端在脈沖注入后翻轉(zhuǎn)為低電平，輸出發(fā)生翻轉(zhuǎn)。當(dāng)掃描輸入使能端SE 為低電平時，輸入數(shù)據(jù)端D 有效，在53.5ns 時注入雙指數(shù)電流脈沖，脈沖參數(shù)與上述注入過程設(shè)置相同。從仿真結(jié)果可見，觸發(fā)器的輸出端同樣發(fā)生了翻轉(zhuǎn)。

圖3 普通TSPC 型D 觸發(fā)器單粒子翻轉(zhuǎn)仿真結(jié)果

如圖4 所示為數(shù)據(jù)輸入端引入瞬態(tài)脈沖后，對普通TSPC 型D 觸發(fā)器進(jìn)行仿真的結(jié)果。瞬態(tài)脈沖的注入時刻為61.9ns，脈沖寬度300ps。從仿真結(jié)果可見，在時鐘信號的上升沿，觸發(fā)器采到了故障脈沖的低電平，從而引起輸出端Q 值的翻轉(zhuǎn)。

圖4 普通TSPC 型D 觸發(fā)器單粒子瞬態(tài)仿真結(jié)果

3 改進(jìn)的D 觸發(fā)器結(jié)構(gòu)

在普通設(shè)計基礎(chǔ)上進(jìn)行改進(jìn)，在此提出基于雙模冗余的掃描結(jié)構(gòu)的TSPC 型D 觸發(fā)器（簡稱SDM-TSPC）的邏輯結(jié)構(gòu)如圖5 所示。

為提高系統(tǒng)的可測性能力，此處設(shè)計了由P1～P5及N1～N5等晶體管所構(gòu)成的掃描輸入電路，由掃描輸入控制端SE、掃描輸入數(shù)據(jù)端SI 及掃描輸出端Q為掃描輸入功能的輸入輸出測試端口。在運(yùn)行掃描移位模式時，設(shè)置SE 為高電平，此時SI 有效，在時鐘上升沿采樣該輸入信號輸出至觸發(fā)器的輸出端。在對系統(tǒng)進(jìn)行故障檢測時，通過將普通觸發(fā)器替換成掃描觸發(fā)器，完成掃描鏈的插入，進(jìn)一步利用測試矢量對故障點(diǎn)進(jìn)行測試。掃描輸入電路的設(shè)計增加了該觸發(fā)器應(yīng)用時可測性設(shè)計方面的靈活性。

相關(guān)研究顯示，在納米工藝節(jié)點(diǎn)，由單粒子轟擊所產(chǎn)生的單粒子瞬態(tài)脈沖寬度最大可達(dá)700ps[12-13]。單粒子瞬態(tài)脈沖寬度的增加會大大提高其被捕獲的概率，導(dǎo)致系統(tǒng)軟錯誤率的升高。在SDM-TSPC 型D 觸發(fā)器中，設(shè)計了由晶體管P11～P14及N11～N14所構(gòu)成的延遲單元，采用工作在飽和狀態(tài)的晶體管來獲得延遲，相比于普通延遲單元具有更低的功耗[14]。在延遲單元以及由CLK 信號控制的C 單元共同作用下，SDM-TSPC 型D 觸發(fā)器可以抑制數(shù)據(jù)輸入端信號上瞬態(tài)脈沖的影響[15]。

4 仿真結(jié)果與分析

通過仿真，得到基于UMC 55nm 工藝的SDMTSPC 型D 觸發(fā)器的SEU 仿真結(jié)果，如圖6 所示。掃描輸入使能端SE 為高電平，此時掃描輸入數(shù)據(jù)端SI 信號有效，在13.5 ns 時注入雙指數(shù)電流脈沖，參數(shù)設(shè)置與常態(tài)TSPC 型觸發(fā)器仿真時的參數(shù)保持一致。觸發(fā)器的數(shù)據(jù)輸出端在脈沖注入后保持高電平，輸出端未受到故障注入的影響。當(dāng)掃描輸入使能端SE 為低電平時，輸入數(shù)據(jù)端D 有效，在53.5ns 時注入雙指數(shù)電流脈沖，脈沖參數(shù)與上述注入過程設(shè)置相同。從仿真結(jié)果可見，觸發(fā)器的輸出端同樣保持原始輸出值，輸出結(jié)果未受到故障注入的影響，從而也證明所提出的SDM-TSPC 型D 觸發(fā)器具有抗SEU的能力。

圖6 SDM-TSPC 型D 觸發(fā)器單粒子翻轉(zhuǎn)仿真結(jié)果

為了評估SDM-TSPC 型D 觸發(fā)器在真實(shí)輻照環(huán)境下的抗SEU 能力，采用故障注入的軟錯誤敏感性評估方法，對普通TSPC 型D 觸發(fā)器和改進(jìn)后的SDM-TSPC 型D 觸發(fā)器分別進(jìn)行故障注入仿真[16]。故障注入脈沖采用雙指數(shù)電流源的形式，脈沖幅度設(shè)置為4×10-4A，脈沖持續(xù)時間設(shè)置為100～500 ps之間的隨機(jī)值。該脈沖寬度區(qū)間為粒子輻照產(chǎn)生瞬態(tài)脈沖的主要分布區(qū)間。脈沖的上升時間和下降時間設(shè)置為50ps[17-20]。在故障注入過程中，雙指數(shù)電流源產(chǎn)生于100 個時鐘周期內(nèi)，并被隨機(jī)注入到D 觸發(fā)器邏輯結(jié)構(gòu)中的不同電路節(jié)點(diǎn)。故障注入的仿真共執(zhí)行10000 次，得到故障注入仿真結(jié)果，具體普通TSPC 型D 觸發(fā)器在10000 次故障注入實(shí)驗中，發(fā)生單粒子翻轉(zhuǎn)并最終導(dǎo)致輸出信號發(fā)生錯誤共374次；SDM-TSPC 型D 觸發(fā)器在10000 次故障注入過程中發(fā)生單粒子翻轉(zhuǎn)共39 次。通過對故障注入過程中故障注入點(diǎn)的分析可知，此39 次脈沖注入均發(fā)生在SDM-TSPC 型D 觸發(fā)器的最終輸出級（N23～N26，P23～P25），而內(nèi)部敏感節(jié)點(diǎn)未出現(xiàn)由于故障脈沖注入引起的輸出端數(shù)據(jù)錯誤的現(xiàn)象，由此也可證明雙模冗余結(jié)構(gòu)在抗單粒子翻轉(zhuǎn)方面的有效性。

如圖7 所示為數(shù)據(jù)輸入端引入單粒子瞬態(tài)脈沖的仿真結(jié)果。瞬態(tài)脈沖的注入時刻為61.9ns， 脈沖寬度300ps，與普通TSPC 型注入脈沖的參數(shù)設(shè)置相同。從仿真結(jié)果可見，在CLK 時鐘上升沿時刻，輸入信號D 上產(chǎn)生瞬態(tài)脈沖，但此時觸發(fā)器輸出端Q的邏輯電平未受影響，仍然保持瞬態(tài)脈沖注入前的高電平。仿真結(jié)果證明了所提出的SDM-TSPC 型D觸發(fā)器具有抗SET 的能力。

圖7 SDM-TSPC 型D 觸發(fā)器的單粒子瞬態(tài)仿真結(jié)果

5 結(jié) 束 語

改進(jìn)后的基于雙模冗余的帶有掃描輸入功能的TSPC 型D 觸發(fā)器，其掃描輸入功能的設(shè)計提高了觸發(fā)器應(yīng)用過程中的可測性能力?；赨MC 55nm工藝，在電路級對普通TSPC 型D 觸發(fā)器和所提出的SDM-TSPC 型D 觸發(fā)器進(jìn)行了SEU 與SET 的模擬仿真分析，通過故障注入實(shí)驗進(jìn)行驗證，結(jié)果表明SDM-TSPC 型D 觸發(fā)器具有較好的抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)的能力。采用雙模冗余結(jié)構(gòu)能夠?qū)崿F(xiàn)抗單粒子翻轉(zhuǎn)加固，通過引入延遲單元結(jié)構(gòu)有助于消除輸入數(shù)據(jù)信號所產(chǎn)生的SET 瞬態(tài)脈沖，掃描輸入功能的加入也使得該觸發(fā)器具有較高靈活性，大大提高了系統(tǒng)的可測性設(shè)計。