張 靜，水銘旗

(中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032)

1 引言

隨著半導(dǎo)體集成電路事業(yè)的飛速發(fā)展，對(duì)半導(dǎo)體集成電路的性能要求越來(lái)越高，為了保證集成電路的質(zhì)量，半導(dǎo)體集成電路的測(cè)試技術(shù)就非常重要。半導(dǎo)體集成電路的測(cè)試主要包括功能測(cè)試、靜態(tài)參數(shù)測(cè)試、動(dòng)態(tài)參數(shù)測(cè)試。這些參數(shù)是用來(lái)衡量電路功能、性能是否符合規(guī)范或者用戶要求的指標(biāo)。現(xiàn)簡(jiǎn)單介紹一下靜態(tài)參數(shù)的概念、基本測(cè)試原理及方法。

2 靜態(tài)參數(shù)簡(jiǎn)介

靜態(tài)參數(shù)測(cè)試是檢驗(yàn)電路中晶體管開(kāi)關(guān)閉合的狀態(tài)是否正確的指標(biāo)，電路基本邏輯實(shí)現(xiàn)后，是否可以應(yīng)用到具體設(shè)備上，是否符合用戶需求，還要看其靜態(tài)參數(shù)是否符合要求。

靜態(tài)參數(shù)也叫做直流參數(shù)，現(xiàn)介紹幾個(gè)主要的靜態(tài)參數(shù):

(1)輸入高電平電壓VIH，輸入低電平電壓VIL

定義:使輸出端電平為規(guī)定值時(shí)，輸入端所施加的最小高電平電壓為VIH。

使輸出端電平為規(guī)定值時(shí)，輸入端所施加的最大低電平電壓為VIL。

(2)輸出高電平電壓VOH，輸出低電平電壓VOL

定義:輸入端在施加規(guī)定的電平下，使輸出端為邏輯高電平H時(shí)的電壓為VOH。

輸入端在施加規(guī)定的電平下，使輸出端為邏輯低電平L時(shí)的電壓為VOL。

(3)輸入高電平電流IIH，輸入低電平電流IIL

定義:輸入端在施加規(guī)定的高電平電壓VIH時(shí)流入器件的電流為IIH。

輸入端在施加規(guī)定的低電平電壓VIL時(shí)流出器件的電流為IIL。

(4)輸出高電平電流IOH，輸出低電平電流IOL

定義:輸入端在施加規(guī)定的電平使輸出為高電平H時(shí)，輸出端施加規(guī)定的電平下流出器件的電流為IOH。

輸入端在施加規(guī)定的電平使輸出為低電平L時(shí)，輸出端施加規(guī)定的電平下流入器件的電流為IOL。

(5)輸出高阻態(tài)時(shí)高電平電流IOZH，輸出高阻態(tài)時(shí)低電平電流IOZL

定義:三態(tài)輸出的器件，三態(tài)控制端在施加規(guī)定的電平使輸出為高阻態(tài)下，輸出端施加規(guī)定的高電平電壓VO時(shí)流入器件的電流為IOZH。

三態(tài)輸出的器件，三態(tài)控制端在施加規(guī)定的電平使輸出為高阻態(tài)下，輸出端施加規(guī)定的低電平電壓VO時(shí)流出器件的電流為IOZL。

(6)電源電流IDD

定義:輸入端在施加規(guī)定的電平下，經(jīng)電源端流入器件的電流。

3 靜態(tài)參數(shù)測(cè)試原理

靜態(tài)參數(shù)測(cè)試是在大規(guī)模集成電路測(cè)試系統(tǒng)上完成的，以26C31為例介紹一下各參數(shù)的測(cè)試方法。

簡(jiǎn)單例舉26C31的幾個(gè)靜態(tài)參數(shù)來(lái)介紹測(cè)試方法。其電特性如表1所示。

表1 26C31靜態(tài)參數(shù)表(摘錄)

(1)輸入高電平電壓VIH，輸入低電平電壓VIL的測(cè)試

輸入高、低電平的測(cè)試有兩種方法，一是掃描測(cè)試法，二是功能驗(yàn)證法。大都采用第二種方法:首先設(shè)置電源電壓VDD=5V，輸入端的輸入高電平設(shè)置為2.0V，輸入端的輸入低電平設(shè)置為0.8V，測(cè)試電路的功能，如果功能通過(guò)，就證明輸入高、低電平合格;如果功能沒(méi)能通過(guò)，就證明輸入高、低電平不合格。

(2)輸出高電平電壓VOH，輸出低電平電壓VOL的測(cè)試

輸出高電平電壓VOH的測(cè)試:首先設(shè)置電源電壓VDD=4.5V，輸入端的輸入高電平設(shè)置為2.0V，輸入端的輸入低電平設(shè)置為0.8V，被測(cè)輸出端為邏輯高電平時(shí)，被測(cè)輸出端強(qiáng)制-20mA的電流，測(cè)試輸出端的電壓值，若大于2.5V，合格;否則，失效。

輸出低電平電壓VOL的測(cè)試:首先設(shè)置電源電壓VDD=5.5V，輸入端的輸入高電平設(shè)置為2.0V，輸入端的輸入低電平設(shè)置為0.8V，被測(cè)輸出端為邏輯低電平時(shí)，被測(cè)輸出端強(qiáng)制20mA的電流，測(cè)試輸出端的電壓值，若小于0.5V，合格;否則，失效。

需要說(shuō)明的是在測(cè)試輸出高、低電平的同時(shí)也驗(yàn)證了輸出高電平電流IOH和輸出低電平電流IOL。測(cè)試時(shí)強(qiáng)制的電流值就是輸出高電平電流IOH和輸出低電平電流IOL的極限值。輸出高、低電平合格，就證明輸出高、低電平電流合格。

(3)輸入高電平電流IIH，輸入低電平電流IIL的測(cè)試

輸入高電平電流IIH的測(cè)試:首先設(shè)置電源電壓VDD=5.5V，輸入端的高電平設(shè)置為2.0V，低電平設(shè)置為0.8V，被測(cè)輸入端強(qiáng)制2.0V的電壓，測(cè)得電流就是輸入高電平電流IIH，若在-1.0uA和1.0uA之間，參數(shù)就合格;否則，失效。

輸入低電平電流IIL的測(cè)試:首先設(shè)置電源電壓VDD=5.5V，輸入端的高電平設(shè)置為2.0V，低電平設(shè)置為0.8V，被測(cè)輸入端強(qiáng)制0.8V的電壓，測(cè)得電流就是輸入低電平電流IIL，若在-1.0uA和1.0uA之間，參數(shù)就合格;否則，失效。

(4)輸出高阻態(tài)時(shí)高電平電流IOZH，輸出高阻態(tài)時(shí)低電平電流IOZL的測(cè)試

輸出高阻態(tài)時(shí)高電平電流IOZH:首先設(shè)置電源電壓VDD=5.5V，輸入端的高電平設(shè)置為2.0V，低電平設(shè)置為0.8V，使能端口ENABLE設(shè)置邏輯0，/ENABLE設(shè)置邏輯1，使被測(cè)輸出端為高阻態(tài)，被測(cè)輸入端強(qiáng)制5.5V的電壓，測(cè)得電流就是輸出高電平電流IOZH，若在-5.0uA和5.0uA之間，參數(shù)就合格;否則，失效。

輸出高阻態(tài)時(shí)低電平電流IOZL的測(cè)試:首先設(shè)置電源電壓VDD=5.5V，輸入端的高電平設(shè)置為2.0V，低電平設(shè)置為0.8V，使能端口ENABLE設(shè)置邏輯0，/ENABLE設(shè)置邏輯1，使被測(cè)輸出端為高阻態(tài)，被測(cè)輸入端強(qiáng)制0V的電壓，測(cè)得電流就是輸出低電平電流IOZL，若在-5.0uA和5.0uA之間，參數(shù)就合格;否則，失效。

(5)電源電流IDD的測(cè)試

首先設(shè)置電源電壓VDD=5.5V，輸入端的高電平設(shè)置為5.5V，低電平設(shè)置為0V，使電路處于靜態(tài)，輸出端開(kāi)路，測(cè)試流經(jīng)電源的電流，如果小于500uA，參數(shù)合格;否則失效。

4 測(cè)試中應(yīng)該注意的問(wèn)題

在進(jìn)行電路測(cè)試時(shí)，我們要注意的是要完全按照技術(shù)指標(biāo)或詳細(xì)規(guī)范來(lái)進(jìn)行測(cè)試，規(guī)范和指標(biāo)沒(méi)有明確提出的測(cè)試條件，我們要按照最嚴(yán)格的情況設(shè)置。電路測(cè)試要力求做到嚴(yán)格、準(zhǔn)確、有效。比如電源電壓的設(shè)置和測(cè)試碼點(diǎn)生成調(diào)制的好壞就會(huì)直接影響到測(cè)試結(jié)果的正確與否。

4.1 電源電壓的設(shè)置問(wèn)題

參數(shù)測(cè)試時(shí)電源電壓的設(shè)置都應(yīng)是最嚴(yán)格的條件，比如電源電流測(cè)試時(shí)設(shè)置VDD=5.5V，該條件下測(cè)試的電源電流值比VDD=4.5V或5.0V時(shí)測(cè)得的值都大，電壓越大電流越大，而電源電流是越小越好，說(shuō)明其功耗小省電，所以在VDD=5.5V時(shí)測(cè)試電源電流最嚴(yán)格;測(cè)試輸出高電平時(shí)，設(shè)置VDD=4.5V，該條件下測(cè)得的電壓值就比VDD=5.5V或5.0V時(shí)測(cè)得的值都小，輸出高電平電壓應(yīng)該是越大越好，說(shuō)明其帶載能力強(qiáng);相反地，測(cè)試輸出低電平時(shí)，設(shè)置VDD=5.5V，該條件下測(cè)得的電壓值就比VDD=4.5V或5.0V時(shí)測(cè)得的值都大，而輸出低電平電壓是越小越好，說(shuō)明其帶載能力強(qiáng);還有輸入漏電流測(cè)試時(shí)電壓都設(shè)置為5.5V，該條件下測(cè)試出的電流是大的，而漏電流也是越小越好。電路的參數(shù)都應(yīng)是在極限條件下測(cè)試的，也就是在最差、最嚴(yán)格的條件下進(jìn)行測(cè)試，只有這樣才能保證所測(cè)電路的性能達(dá)標(biāo)。

4.2 完善的測(cè)試碼點(diǎn)

電路的邏輯是否正確需要用測(cè)試碼點(diǎn)來(lái)驗(yàn)證，而測(cè)試碼點(diǎn)覆蓋率的高低，碼點(diǎn)調(diào)制的是否合理、正確，直接影響到測(cè)試程序的正確有效性。完善的測(cè)試碼點(diǎn)能夠有效地測(cè)試出電路邏輯功能的正確與否。所以應(yīng)盡量提高測(cè)試碼點(diǎn)的覆蓋率，保證測(cè)試碼點(diǎn)的合理正確，從而篩選出存在邏輯缺陷的電路，以保證用戶在使用中不出現(xiàn)問(wèn)題。

5 結(jié)束語(yǔ)

以上簡(jiǎn)單介紹了靜態(tài)參數(shù)的概念，測(cè)試原理及方法，并以26C31為例，簡(jiǎn)單介紹了輸入高電平、低電平，輸出高電平、低電平，輸入電流，輸出高阻態(tài)電流，電源電流等幾個(gè)主要靜態(tài)參數(shù)在測(cè)試系統(tǒng)上的測(cè)試方法，并且指出了在參數(shù)測(cè)試中應(yīng)該注意的一些問(wèn)題。

［1］ 國(guó)家標(biāo)準(zhǔn)局.GB 3834-83半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理［S］.中國(guó)標(biāo)準(zhǔn)出版社，2007:22-23.

［2］ National Semiconductor. DS008574 DS26C31T/DS26C31M COMS Quad TRI-STATE Differential Line Driver［S］.National Semiconductor Corporation，1998.