鄭宏超 王 亮 李 哲 郭 剛 趙元富

1（北京微電子技術(shù)研究所 北京 100076）

2（中國(guó)航天科技集團(tuán)有限公司抗輻射集成電路技術(shù)實(shí)驗(yàn)室 北京 100076）

3（中國(guó)原子能科學(xué)研究院核物理所 北京 102413）

航天器電子系統(tǒng)上的集成電路在空間環(huán)境中產(chǎn)生單粒子、總劑量和位移損傷等輻射效應(yīng)，隨著半導(dǎo)體工藝進(jìn)步，器件特征尺寸減小，單粒子效應(yīng)已經(jīng)逐漸成為影響航天器電子系統(tǒng)的最主要輻射效應(yīng)。低軌衛(wèi)星因單粒子效應(yīng)導(dǎo)致工作異常的比重達(dá)到68.9%［1］，2012 年，美國(guó)洛斯阿拉莫斯實(shí)驗(yàn)室對(duì)某衛(wèi)星的現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array，F(xiàn)PGA）進(jìn)行在軌觀測(cè)，平均每天發(fā)生14.4 次單粒子事件，嚴(yán)重影響了衛(wèi)星的正常工作和飛行安全［2］。

單粒子效應(yīng)是由于單個(gè)質(zhì)子或重離子穿過(guò)集成電路，以直接電離、核反應(yīng)或彈性碰撞產(chǎn)生的二次粒子的方式，在徑跡上產(chǎn)生電荷沉積，引發(fā)電路工作異常［3］。根據(jù)效應(yīng)結(jié)果可以分為兩類：一類是使得數(shù)字邏輯狀態(tài)或者模擬信號(hào)發(fā)生變化的“功能性”錯(cuò)誤，例如單粒子翻轉(zhuǎn)（Single Event Upset，SEU）、單粒子瞬態(tài)（Single Event Transient，SET）、單粒子功能中斷等；一類是在寄生晶體管形成的瞬時(shí)導(dǎo)電通道導(dǎo)致閂鎖或燒毀的“電學(xué)類”錯(cuò)誤，例如單粒子閂鎖、單粒子燒毀、單粒子?xùn)糯┑取?/p>

目前，集成電路針對(duì)單粒子效應(yīng)的加固方法主要有屏蔽加固、工藝加固和設(shè)計(jì)加固三種方式。屏蔽加固通過(guò)包覆材料來(lái)吸收和阻擋輻射，可以降低電子和質(zhì)子輻射，但不適用于重離子單粒子加固［4］；工藝加固通過(guò)專用工藝或在標(biāo)準(zhǔn)工藝線上進(jìn)行調(diào)整，可以不損失常態(tài)性能下實(shí)現(xiàn)加固但成本較高［5-6］；設(shè)計(jì)加固是在標(biāo)準(zhǔn)商用工藝線上，通過(guò)版圖級(jí)、電路級(jí)和系統(tǒng)級(jí)等不同設(shè)計(jì)層級(jí)進(jìn)行加固［7］，通過(guò)時(shí)間和空間冗余等方式降低單粒子效應(yīng)的發(fā)生概率，在有效提高單粒子加固能力的同時(shí)成本較低，缺點(diǎn)是需要帶來(lái)芯片面積和功耗的額外開(kāi)銷。與美國(guó)主要依靠工藝加固實(shí)現(xiàn)航天集成電路設(shè)計(jì)不同，國(guó)內(nèi)的抗輻射工藝水平與國(guó)外存在著較大代差，無(wú)法滿足日益復(fù)雜的航天任務(wù)需求，但國(guó)內(nèi)商用工藝線與國(guó)外抗輻射工藝線代差較小，因此，北京微電子技術(shù)研究所團(tuán)隊(duì)（以下簡(jiǎn)稱“團(tuán)隊(duì)”）在國(guó)內(nèi)率先提出了采用設(shè)計(jì)加固的技術(shù)路線，基于商用工藝來(lái)實(shí)現(xiàn)航天集成電路自主可控，建立了標(biāo)準(zhǔn)單元庫(kù)和端口庫(kù)，以及鎖相環(huán)、存儲(chǔ)器（Static Random Access Memory，SRAM）、高速接口等IP，構(gòu)建了超深亞微米和納米級(jí)抗輻射加固集成電路研制平臺(tái)［8］。制定設(shè)計(jì)加固方案的前提，是掌握輻射效應(yīng)尤其是單粒子效應(yīng)的規(guī)律和損傷機(jī)理，而基于單粒子地面模擬裝置的重離子試驗(yàn)及評(píng)估方法，是實(shí)現(xiàn)設(shè)計(jì)加固的關(guān)鍵保障。

國(guó)內(nèi)集成電路單粒子性能評(píng)估一般在北京串列加速器核物理國(guó)家實(shí)驗(yàn)室HI-13終端或蘭州重離子加速器國(guó)家實(shí)驗(yàn)室TR5 終端上開(kāi)展輻射試驗(yàn)，以獲取目標(biāo)電路的單粒子錯(cuò)誤截面和線性能量傳輸（Linear Energy Transfer，LET）閾值，并根據(jù)空間軌道、環(huán)境模型和敏感體模型預(yù)估單粒子在軌錯(cuò)誤率。已有的單粒子試驗(yàn)行業(yè)標(biāo)準(zhǔn)只規(guī)定了一般流程步驟，并未根據(jù)電路類型給出具體的測(cè)試方法，隨著工藝進(jìn)步，高速信號(hào)、內(nèi)嵌大容量存儲(chǔ)、片上系統(tǒng)等復(fù)雜電路需要探索新的試驗(yàn)方法和測(cè)試技術(shù)，通過(guò)試驗(yàn)手段為抗輻射加固技術(shù)提供基礎(chǔ)信息。

本文通過(guò)總結(jié)團(tuán)隊(duì)十余年的技術(shù)攻關(guān)歷程，列舉了在抗輻射設(shè)計(jì)上提出的單粒子加固技術(shù)，闡述了基于國(guó)內(nèi)加速器開(kāi)展的航天集成電路輻射效應(yīng)評(píng)估方法和測(cè)試技術(shù)研究成果，并給出了研究結(jié)論。

1 集成電路單粒子加固設(shè)計(jì)技術(shù)實(shí)例

集成電路抗單粒子加固設(shè)計(jì)在版圖級(jí)可采用阱區(qū)保護(hù)環(huán)、版圖分離布局等版圖結(jié)構(gòu)提高單粒子鎖定加固能力，降低單粒子多位翻轉(zhuǎn)（Multiple Bit Upset，MBU）和單粒子多單元翻轉(zhuǎn)（Multiple Cell Upset，MCU）發(fā)生概率；在電路級(jí)可采用時(shí)空冗余（如DICE（Dual Interlocked CELL））等加固結(jié)構(gòu)提高SET 和SEU 加固能力；在系統(tǒng)級(jí)加固包括糾檢錯(cuò)編碼、三模冗余等。隨著納米工藝進(jìn)步，通過(guò)單粒子試驗(yàn)發(fā)現(xiàn)，上述傳統(tǒng)加固方法難以有效加固SET、MBU、MCU，為此，團(tuán)隊(duì)針對(duì)翻轉(zhuǎn)敏感的存儲(chǔ)類單元（如觸發(fā)器和存儲(chǔ)器）提出了改進(jìn)型優(yōu)化設(shè)計(jì)。

1.1 單粒子加固設(shè)計(jì)實(shí)例1—觸發(fā)器設(shè)計(jì)加固

超大規(guī)模集成電路中組合邏輯電路比重大，最容易受單粒子效應(yīng)影響產(chǎn)生SET，并且傳遞到時(shí)序單元（如觸發(fā)器）使得電路功能異常。冗余延遲濾波（Redundant Delay Filter，RDF）是一種常見(jiàn)濾除外來(lái)SET 的結(jié)構(gòu)，如圖1（a）所示，但輻射試驗(yàn)結(jié)果表明，在納米工藝尺寸減小、電路規(guī)模增大、工作頻率增加等條件下，仍存在較大的SET被捕獲概率。

圖1 RDFD結(jié)構(gòu)觸發(fā)器Fig.1 RDFD-DFF structure

團(tuán)隊(duì)設(shè)計(jì)了一種基于RDF和雙DICE相結(jié)合的抗SEU和SET觸發(fā)器電路新結(jié)構(gòu)RDFD（Redundant Delay Filter DICE）［9］，如圖1（b）所示。采用DICE結(jié)構(gòu)提高抗SEU閾值，利用RDF使得前端引入的SET在雙獨(dú)立輸出下不同步，無(wú)法改寫(xiě)雙模冗余的DICE鎖存器，從而大幅減少觸發(fā)器捕獲SET概率。

1.2 單粒子加固設(shè)計(jì)實(shí)例2——存儲(chǔ)器設(shè)計(jì)加固

存儲(chǔ)器是超大規(guī)模集成電路中存儲(chǔ)指令或執(zhí)行運(yùn)算的關(guān)鍵單元，DICE結(jié)構(gòu)是電路級(jí)常用的存儲(chǔ)器抗SEU 加固方法，其弱點(diǎn)是存在SEU 敏感節(jié)點(diǎn)對(duì)。隨著工藝進(jìn)步，單粒子電荷共享作用范圍有可能同時(shí)覆蓋敏感節(jié)點(diǎn)對(duì)，或者在離子傾斜入射時(shí)覆蓋，因此在單元版圖設(shè)計(jì)時(shí)應(yīng)該對(duì)敏感節(jié)點(diǎn)對(duì)合理布局。

團(tuán)隊(duì)提出了雙DICE 交叉（Error Quenching Double DICE，EQDD）存儲(chǔ)單元版圖加固技術(shù)［10］，利用同一個(gè)DICE 單元的非敏感節(jié)點(diǎn)之間電荷共享湮滅效應(yīng)（Error Quenching）來(lái)減小SET 影響范圍，再通過(guò)相鄰兩個(gè)DICE單元進(jìn)行交叉版圖設(shè)計(jì)，如圖2所示，將同一個(gè)DICE 內(nèi)的兩個(gè)敏感節(jié)點(diǎn)間距拉大，在不增加整體存儲(chǔ)器版圖面積的情況下，有效降低了DICE 敏感節(jié)點(diǎn)對(duì)發(fā)生SEU 的概率，抗MBU、MCU的能力均得到提高。

圖2 EQDD存儲(chǔ)單元版圖Fig.2 EQDD method layout

2 單粒子效應(yīng)評(píng)估方法

團(tuán)隊(duì)在抗輻射加固設(shè)計(jì)平臺(tái)上先后研制了多核處理器（Central Processing Unit，CPU）、千萬(wàn)門(mén)級(jí)專用集成電路（Application Specific Integrated Circuit，ASIC）、吉赫茲高速高精度模數(shù)轉(zhuǎn)換器（Analog Digital Converter，ADC）、高速總線（BUS）等前沿領(lǐng)域航天集成電路，對(duì)先進(jìn)工藝集成電路、高速電路、復(fù)雜芯片的評(píng)估是獲取輻射效應(yīng)規(guī)律和有效評(píng)估產(chǎn)品抗輻射能力的關(guān)鍵。為此，經(jīng)過(guò)多年攻關(guān)和探索，團(tuán)隊(duì)提出了一些新工藝、新結(jié)構(gòu)、新效應(yīng)的單粒子評(píng)估試驗(yàn)方法。

2.1 復(fù)雜大規(guī)模電路單粒子軟錯(cuò)誤評(píng)估方法

CPU、ASIC等復(fù)雜大規(guī)模電路擁有多種工作模式和測(cè)試向量，如果通過(guò)窮舉遍歷所有模式進(jìn)行輻射試驗(yàn)評(píng)估，每款電路所需單粒子機(jī)時(shí)在100 h 以上，不僅無(wú)法實(shí)現(xiàn)且試驗(yàn)效率低下，需要找到一種可以表征電路單粒子最劣工作模式進(jìn)行試驗(yàn)評(píng)估。

團(tuán)隊(duì)在2008 年首次利用可測(cè)性設(shè)計(jì)（Design For Test，DFT）進(jìn)行復(fù)雜大規(guī)模電路單粒子軟錯(cuò)誤性能評(píng)估，假定任一存儲(chǔ)單元發(fā)生的SEU必將導(dǎo)致電路發(fā)生功能中斷，通過(guò)這一保守估計(jì)的方式獲取復(fù)雜電路的單粒子軟錯(cuò)誤性能指標(biāo)。常用的內(nèi)建可測(cè)性設(shè)計(jì)一般包括觸發(fā)器掃描鏈和存儲(chǔ)器功能自測(cè)（Memory Built In Self Test，MBIST）兩種模式，某型ASIC 的可測(cè)性和不同功能模式下的單粒子錯(cuò)誤威布爾曲線如圖3 所示，圖中DFT 模式下單粒子錯(cuò)誤截面更加保守，可以表征復(fù)雜電路最劣工作模式下單粒子軟錯(cuò)誤。

圖3 可測(cè)性和功能模式下單粒子威布爾曲線Fig.3 DFT and function mode SEE Weibull curve

MBIST 法利用多路選擇器（Multiplexer，MUX）將ASIC 由功能模式轉(zhuǎn)為DFT 模式，可以檢測(cè)內(nèi)部所有SRAM 發(fā)生的SEU。 通過(guò)激勵(lì)發(fā)生器（Generator）模擬SRAM 的寫(xiě)、讀過(guò)程，通過(guò)比較器（Comparator）判斷是否發(fā)生軟錯(cuò)誤，如圖4所示。由于寫(xiě)入數(shù)據(jù)將覆蓋發(fā)生的SEU 造成錯(cuò)誤丟失，因此，團(tuán)隊(duì)提出了一種有效輻照注量計(jì)算方法，如圖5所示［11］，對(duì)于SRAM 每個(gè)地址，在每?jī)纱螌?xiě)操作之間，第一次寫(xiě)操作與最后一次讀操作之間的時(shí)間長(zhǎng)度為SEU有效輻照時(shí)間，通過(guò)統(tǒng)計(jì)所有SRAM地址的有效輻照時(shí)間之和，其占總輻照時(shí)間的比重（η），將輻照總注量（φT）乘以η即得到SRAM有效輻照總注量（φE），還需要對(duì)目標(biāo)電路增加額外輻照注量（φT-φE），才能實(shí)現(xiàn)對(duì)SEU 的校準(zhǔn)，解決了MBIST 法在SEU測(cè)試的準(zhǔn)確性問(wèn)題。

圖4 MBIST可測(cè)性設(shè)計(jì)結(jié)構(gòu)Fig.4 MBIST structure

圖5 MBIST算法單粒子有效輻照時(shí)間示意Fig.5 SEE effective irradiation time based on the MBIST algorithm

2.2 高速信號(hào)單粒子評(píng)估方法

新一代通信衛(wèi)星在軌獲取的海量數(shù)據(jù)信息需要實(shí)時(shí)處理，吉赫茲ADC、總線控制器的高速信號(hào)需要進(jìn)行單粒子試驗(yàn)評(píng)估，主要分為并行和串行兩類信號(hào)。高速并行信號(hào)通常采用靜態(tài)或者低速動(dòng)態(tài)模式下進(jìn)行，無(wú)法覆蓋高速滿量程電壓的輸出碼型，團(tuán)隊(duì)在2012 年提出了一種基于折疊內(nèi)插式的高速信號(hào)單粒子翻轉(zhuǎn)分析技術(shù)［12］，通過(guò)提供一定頻率差的高頻輸入信號(hào)和時(shí)鐘信號(hào)，輸出獲得低頻信號(hào)滿量程采樣矩陣，如圖6 所示，同時(shí)利用雙FIFO 高速緩存實(shí)現(xiàn)了SEU 連續(xù)處理，捕獲的SEU 圖形如圖7所示。

圖6 基于頻率差的滿量程測(cè)試方法Fig.6 Full scale test method based on the beat frequency

圖7 捕獲的高速信號(hào)SEUFig.7 SEU captured in high-speed signals

高速串行信號(hào)常用于總線數(shù)據(jù)傳輸中，容易受到SEFI 和SEU 影響，在接收端將產(chǎn)生多種類型誤碼。單粒子誤碼率是高速串行信號(hào)的一項(xiàng)重要指標(biāo)，傳統(tǒng)統(tǒng)計(jì)方法是直接對(duì)比碼型，容易產(chǎn)生誤判影響準(zhǔn)確性，團(tuán)隊(duì)在2018年提出了一種分類統(tǒng)計(jì)中斷和翻轉(zhuǎn)單粒子誤碼率的算法［13］，如式（1）所示，其中FER 和UER 分別為單粒子中斷和翻轉(zhuǎn)的在軌錯(cuò)誤率，TRST為系統(tǒng)復(fù)位時(shí)間對(duì)應(yīng)碼數(shù)。

FER根據(jù)不可恢復(fù)的單粒子功能中斷數(shù)進(jìn)行計(jì)算，UER涵蓋了單位碼錯(cuò)（S1）、多位碼錯(cuò)（S2）、自恢復(fù)錯(cuò)誤（S3）三類翻轉(zhuǎn)，SEU 誤碼數(shù)計(jì)算如式（2）所示，其中Tbrust為自恢復(fù)時(shí)間對(duì)應(yīng)碼數(shù)。

2.3 倒裝焊封裝電路單粒子評(píng)估方法

隨著航天電路主頻和端口數(shù)量的增加，具有高密度、高性能、高可靠的特點(diǎn)的倒裝焊封裝也廣泛應(yīng)用于CPU、FPGA、ASIC等先進(jìn)電路。倒裝焊電路的襯底厚度普遍大于數(shù)百微米，中低能加速器產(chǎn)生的重離子射程一般無(wú)法穿透襯底進(jìn)行試驗(yàn)，國(guó)外采用高能加速器產(chǎn)生10 GeV 以上超高能量重離子的方法來(lái)將增加射程并降低離子LET值，從而穿透倒裝焊電路。國(guó)內(nèi)高能加速器機(jī)時(shí)緊張無(wú)法滿足大批量電路試驗(yàn)，團(tuán)隊(duì)經(jīng)過(guò)多年探索提出了一種基于中低能加速器的倒裝焊電路單粒子試驗(yàn)流程方法。

倒裝焊電路在單粒子試驗(yàn)前需要進(jìn)行襯底減薄，控制襯底厚度，然后計(jì)算離子到達(dá)芯片有源區(qū)的有效LET值，確保穿透有源區(qū)的全過(guò)程處于布拉格峰右側(cè)，以保證試驗(yàn)準(zhǔn)確性。圖8 為兩款相同工藝不同封裝形式的ASIC 電路SEU 截面圖，圖中氯離子（Cl）輻照倒裝焊電路后SEU 截面比硅離子（Si）小，原因是Cl離子入射后的有效LET值跨越了布拉格峰左側(cè)，而Si 離子的有效LET 值仍在右側(cè)比Cl大，如圖9所示。

圖8 Cl離子入射倒裝焊電路SEU截面突降Fig.8 SEU drop in a flip-chip circuit by a Cl ion

圖9 Cl和Si離子入射倒裝焊電路的有效LETFig.9 Effective LET of Cl and Si in a flip-chip circuit

2.4 質(zhì)子單粒子評(píng)估方法

質(zhì)子在Si 中直接電離的最大LET 值約為0.538 MeV·cm2·mg-1［14］，難以對(duì)加固集成電路產(chǎn)生影響，但質(zhì)子與靶材料發(fā)生核反應(yīng)，產(chǎn)生次級(jí)重離子LET 值 可 達(dá)14 MeV·cm2·mg-1（與 硅），甚 至37 MeV·cm2·mg-1（與鎢），考慮到納米集成電路單粒子軟錯(cuò)誤LET閾值普遍較低，因此質(zhì)子單粒子效應(yīng)的影響不可忽略。在中國(guó)原子能科學(xué)研究院中能質(zhì)子單粒子試驗(yàn)終端建成以前，國(guó)內(nèi)質(zhì)子試驗(yàn)機(jī)時(shí)緊張，且能量不易調(diào)節(jié)，質(zhì)子單粒子效應(yīng)機(jī)理缺乏試驗(yàn)數(shù)據(jù)支撐和驗(yàn)證，也未形成試驗(yàn)方法標(biāo)準(zhǔn)，需要開(kāi)展前期試驗(yàn)評(píng)估技術(shù)研究。2016年，團(tuán)隊(duì)在國(guó)內(nèi)首次試驗(yàn)驗(yàn)證了納米SRAM 可發(fā)生低能質(zhì)子直接電離導(dǎo)致的SEU，發(fā)現(xiàn)非加固SRAM SEU截面形成了一個(gè)與布拉格峰類似的曲線，如圖10 所示，經(jīng)過(guò)與重離子試驗(yàn)對(duì)比分析，加固SRAM的質(zhì)子SEU主要來(lái)源于核反應(yīng)產(chǎn)生的次級(jí)重離子，如圖11所示。

圖10 非加固SRAM質(zhì)子SEU截面Fig.10 Proton SEU CS of non-radiation-hardened SRAM

3 單粒子效應(yīng)測(cè)試分析技術(shù)

為了提高單粒子試驗(yàn)效率和數(shù)據(jù)分析能力，團(tuán)隊(duì)還基于加速器開(kāi)發(fā)了高效的試驗(yàn)系統(tǒng)裝置，提出了新的試驗(yàn)數(shù)據(jù)分析方法。

3.1 矩陣式自動(dòng)測(cè)量控制系統(tǒng)

為了滿足批量化單粒子試驗(yàn)高效測(cè)試需求，團(tuán)隊(duì)針對(duì)HI-13 開(kāi)發(fā)了一套矩陣式自動(dòng)測(cè)量控制系統(tǒng)［15］，如圖12所示。系統(tǒng)的核心是矩陣控制器和繼電器矩陣網(wǎng)絡(luò)，通過(guò)上位機(jī)程序可以實(shí)現(xiàn)不同測(cè)試系統(tǒng)的秒級(jí)切換，自動(dòng)完成復(fù)位、測(cè)試、保存指令，并且實(shí)現(xiàn)供電系統(tǒng)和通訊鏈路的標(biāo)準(zhǔn)化，可以一次性控制最多30 套測(cè)試系統(tǒng)進(jìn)行單粒子試驗(yàn)，在HI-13現(xiàn)場(chǎng)安裝如圖13 所示。在真空罐內(nèi)同時(shí)裝入了CPU、AISC、ADC、SRAM、BUS 等單粒子試驗(yàn)系統(tǒng)，通過(guò)平移臺(tái)將每支電路依次對(duì)準(zhǔn)輻照炮口，配合控制系統(tǒng)可以快速實(shí)現(xiàn)對(duì)不同電路的單粒子試驗(yàn)測(cè)試。

圖12 矩陣式自動(dòng)測(cè)量控制系統(tǒng)Fig.12 Auto-measurement-control matrix system

3.2 時(shí)域分析方法

傳統(tǒng)的單粒子試驗(yàn)數(shù)據(jù)處理方法是將SEU 截面繪制成威布爾曲線后進(jìn)行分析，圖14所示為一款工作在100 MHz 觸發(fā)器電路，分別在“恒0”“恒1”“01 交替”三種碼型下測(cè)得的單粒子威布爾曲線［9］。團(tuán)隊(duì)發(fā)現(xiàn)，不同模式下SEU數(shù)據(jù)異常，結(jié)果相差1個(gè)數(shù)量級(jí)，僅憑曲線無(wú)法區(qū)分SEU在時(shí)域上的分布特性，難以定位錯(cuò)誤來(lái)源，團(tuán)隊(duì)提出了一種可以區(qū)分SEU 的時(shí)域分析方法，如圖15 所示，在每個(gè)LET 值離子下，可以繪制SEU 錯(cuò)誤數(shù)隨試驗(yàn)時(shí)間變化曲線，圖中“恒1”“01 交替”兩種碼型出現(xiàn)了明顯的單次事件多位翻轉(zhuǎn)（Single Event Multi Upset，SEMU）現(xiàn)象，表明單粒子事件發(fā)生在時(shí)鐘樹(shù)等全局信號(hào)模塊，為設(shè)計(jì)師改進(jìn)加固設(shè)計(jì)提供指導(dǎo)意見(jiàn)。

圖14 觸發(fā)器在不同碼型下SEU截面Fig.14 SEU cross-section of DFF at different vectors

圖15 SEU時(shí)域分析圖Fig.15 SEU time-domain analysis diagram

4 結(jié)語(yǔ)

團(tuán)隊(duì)自2005 年首次在串列加速器開(kāi)展單粒子試驗(yàn)，18 年來(lái)累計(jì)使用單粒子機(jī)時(shí)超過(guò)1 100 h，完成試驗(yàn)電路數(shù)量超500 款，為抗輻射加固設(shè)計(jì)技術(shù)研究提供了大量寶貴的試驗(yàn)數(shù)據(jù)支撐，提出了多項(xiàng)評(píng)估方法和測(cè)試分析技術(shù)，走出了一條有中國(guó)特色的集成電路設(shè)計(jì)加固技術(shù)路線，構(gòu)建了完整的航天集成電路產(chǎn)品譜系，形成了為航天工程提供體系化芯片解決方案的能力，其中關(guān)鍵核心電路在軌多年運(yùn)行正常，解決了困擾航天型號(hào)的單粒子故障難題，為空間飛行器的長(zhǎng)期在軌穩(wěn)定運(yùn)行發(fā)揮了重要作用。

致謝感謝北京串列加速器核物理國(guó)家實(shí)驗(yàn)室、蘭州重離子加速器國(guó)家實(shí)驗(yàn)室。

作者貢獻(xiàn)聲明鄭宏超、王亮負(fù)責(zé)方法和調(diào)研；鄭宏超、李哲負(fù)責(zé)系統(tǒng)和試驗(yàn)；郭剛、趙元富負(fù)責(zé)概念和指導(dǎo)。