楊 帆 唐宏華 樊廷慧 王 斌

（1.惠州市金百澤電路科技有限公司，廣東 惠州 516083；2.深圳市金百澤電子科技股份有限公司，廣東 深圳 518049）

0 引言

在印制電路板（printed circuit board，PCB）行業(yè)中，5G 類高速產(chǎn)品的信號(hào)傳輸速度越來(lái)越快，頻率越來(lái)越高，對(duì)PCB 的阻抗控制精度要求也越來(lái)越高?？刂撇粐?yán)格的阻抗會(huì)引發(fā)較大的信號(hào)反射和信號(hào)失真，因此，保證信號(hào)傳輸線特性阻抗的匹配和一致性是高速PCB 設(shè)計(jì)和加工的關(guān)鍵。本文主要從阻抗設(shè)計(jì)、加工流程優(yōu)化、蝕刻工藝改進(jìn)，以及阻抗測(cè)試方法更新等幾個(gè)方面進(jìn)行改善，從而實(shí)現(xiàn)內(nèi)層阻抗±5%的高精度控制要求。

1 高精度阻抗面臨的工藝問(wèn)題

1.1 影響阻抗的主要因素

在具有電阻、電感和電容的電路里，對(duì)電流所起的阻礙作用為阻抗。PCB 產(chǎn)品中影響特性阻抗的因素較多，特性阻抗公式表示為［3］

線寬、面銅厚度2 個(gè)重要因素對(duì)阻抗的靈敏度分析分別如圖1和圖2所示。

圖1 差分特性阻抗隨面銅厚度變化趨勢(shì)

圖2 差分特性阻抗隨線寬變化趨勢(shì)

由圖1 和圖2 可知，銅厚每增加1 μm，阻抗值降低0.35 Ω，線寬每增加25.4 μm，阻抗值降低1.0 Ω。在影響阻抗的諸多因素中，介電常數(shù)由材料特性決定，通常比較恒定，容易受控；介質(zhì)厚度在疊層時(shí)可充分考慮，再匹配合適的壓合參數(shù)，也基本受控。而銅厚及線寬受加工制程的影響較大，特別是高密度的高速信號(hào)線，線寬稍有變化即可帶來(lái)5%～10%的阻抗波動(dòng)。因此，要實(shí)現(xiàn)±5%的高精度阻抗控制，銅厚及線寬精度是工藝控制的關(guān)鍵。

1.2 盲埋孔內(nèi)層高精度阻抗控制面臨的問(wèn)題

針對(duì)內(nèi)層帶有盲埋孔設(shè)計(jì)，并有高精度阻抗要求的產(chǎn)品，內(nèi)層盲孔電鍍時(shí)受鍍層均勻性及后續(xù)蝕刻均勻性影響，線寬波動(dòng)較大，直接影響阻抗線寬精度，從而導(dǎo)致阻抗一致性變差。按常規(guī)流程加工，內(nèi)層蝕刻后沒(méi)有阻抗檢測(cè)流程，使內(nèi)層阻抗的管控更加困難，產(chǎn)品良率低下。因此，需要在現(xiàn)有基礎(chǔ)上開發(fā)新的阻抗管控方法，來(lái)提升盲埋孔內(nèi)層的阻抗精度及一次良率。

2 高精度阻抗控制方法研究

2.1 壓合前內(nèi)層阻抗理論模型

2.1.1 壓合前內(nèi)層阻抗

根據(jù)內(nèi)層壓合阻抗模擬值倒推壓合前內(nèi)層阻抗，如圖3所示。

圖3 壓合前阻抗模擬

2.1.2 理論值偏差校準(zhǔn)

內(nèi)層阻抗理論值偏差校準(zhǔn)如圖4所示。通過(guò)試驗(yàn)對(duì)比壓合前后阻抗理論和實(shí)際的偏差值，對(duì)內(nèi)層阻抗壓合前理論值進(jìn)行校正，得出更加精確的阻抗控制值（按內(nèi)層模擬值的-2.0%控制），可為后續(xù)內(nèi)層蝕刻及高精度阻抗控制提供基礎(chǔ)條件。

2.2 內(nèi)層阻抗條設(shè)計(jì)優(yōu)化

在板的中間及四周設(shè)計(jì)阻抗條，如圖5 所示，使阻抗測(cè)試數(shù)據(jù)更具有代表性，體現(xiàn)阻抗的一致性。

電氣點(diǎn)檢員的主要工作內(nèi)容就是對(duì)在線生成設(shè)備（系統(tǒng)）進(jìn)行點(diǎn)檢、定期的檢查，對(duì)照標(biāo)準(zhǔn)發(fā)現(xiàn)設(shè)備的異常現(xiàn)象和隱患，分析、判斷其劣化程度，提出檢修方案，并對(duì)方案的實(shí)施進(jìn)行全過(guò)程監(jiān)控的人員。電氣專業(yè)點(diǎn)檢員和其他點(diǎn)檢員一樣，必須具有較強(qiáng)的管理意識(shí)，強(qiáng)烈的工作責(zé)任心，以及較強(qiáng)的管理能力。還必須具有廣泛的知識(shí)面扎實(shí)的專業(yè)知識(shí)，熟練的檢修技術(shù)和處理現(xiàn)場(chǎng)電氣設(shè)備故障的能力。

圖5 阻抗條設(shè)計(jì)優(yōu)化

2.3 內(nèi)層盲孔電鍍均勻性控制

使用垂直連續(xù)電鍍（vertical continuous plating，VCP）線，將1 次電鍍法改為2 次+正反交替電鍍，提升面銅均勻性，為后續(xù)高精度蝕刻提供基礎(chǔ)，如圖6所示。

圖6 高精度阻抗產(chǎn)品電鍍方式

測(cè)試結(jié)果表明，單板過(guò)程能力指數(shù)（complex process capability index，CPK）值達(dá)到1.93，面銅極差可控制在7 μm 范圍，對(duì)100 Ω 阻抗線約有 2.5 Ω影響，如圖7所示。

圖7 面銅厚度控制過(guò)程能力分析

2.4 內(nèi)層阻抗高精度蝕刻方法及管控方法

2.4.1 高精度阻抗線二次追加補(bǔ)償

針對(duì)不同電鍍銅厚及線寬線距，找出側(cè)蝕變化規(guī)律，為阻抗線蝕刻提供補(bǔ)償依據(jù)，同時(shí)考慮二次返蝕的需要，在原有補(bǔ)償值基礎(chǔ)上追加補(bǔ)償12.7～20.1 μm，為蝕刻提供緩沖空間，使部分產(chǎn)品在阻抗值偏下限的情況下，可再進(jìn)行二次精準(zhǔn)蝕刻。見(jiàn)表1。

表1 高精度阻抗-線寬補(bǔ)償

2.4.2 內(nèi)層阻抗測(cè)試流程優(yōu)化

在內(nèi)層蝕刻后退膜前增加阻抗測(cè)試+二次精蝕流程，如圖8所示。

圖8 工藝流程

2.4.3 內(nèi)層阻抗測(cè)試方法

高精度阻抗產(chǎn)品，第1 次蝕刻完成后不退膜，將阻抗線端測(cè)試點(diǎn)的干膜修刮掉再進(jìn)行阻抗測(cè)試，阻抗值符合管控要求的，直接退膜；如阻抗值偏小，可貼紅膠帶保護(hù)后，二次精蝕處理。

2.4.4 二次精準(zhǔn)蝕刻方法

通過(guò)退膜前后阻抗測(cè)試數(shù)據(jù)對(duì)比，得出干膜對(duì)不同線寬線距阻抗值影響的百分比。分別找出對(duì)阻抗影響1%、2%、3%、4%及5%對(duì)應(yīng)的蝕刻參數(shù)。根據(jù)實(shí)際測(cè)出的阻抗值與要求阻抗值的差異，返蝕時(shí)選擇對(duì)應(yīng)的二次蝕刻參數(shù)，從而實(shí)現(xiàn)高精準(zhǔn)蝕刻，滿足±5% 高精度阻抗要求。見(jiàn)表2。

表2 二次精準(zhǔn)蝕刻參數(shù)

干膜對(duì)阻抗的影響分析如圖9 所示。由圖9可見(jiàn)，干膜對(duì)阻抗線的影響均值為2.2%，CPK值為3.89，穩(wěn)定性較好。線寬精度控制過(guò)程能力分析如圖10 所示。由圖10 可見(jiàn)，線寬精度單板CPK 值達(dá)到1.27，線寬極差可以控制在10 μm 范圍內(nèi)，對(duì)100 Ω 阻抗線大致有4.0 Ω 影響。

圖9 干膜對(duì)阻抗的影響分析

圖10 線寬精度控制過(guò)程能力分析

3 結(jié)果與討論

盲埋孔內(nèi)層高精度阻抗加工方案見(jiàn)表3，內(nèi)層阻抗測(cè)試數(shù)據(jù)見(jiàn)表4，成品阻抗檢測(cè)結(jié)果見(jiàn)表5。經(jīng)工藝驗(yàn)證，采用優(yōu)化后的加工方案及阻抗控制方法，阻抗精度及產(chǎn)品良率得到明顯提升，可以滿足阻抗公差±5%的高精度控制要求，驗(yàn)證合格。

表3 高精度阻抗加工方案

表4 阻抗測(cè)試數(shù)據(jù)

表5 成品阻抗檢測(cè)結(jié)果

4 結(jié)語(yǔ)

本文簡(jiǎn)單介紹了一種高精度阻抗產(chǎn)品精確控制內(nèi)層阻抗的方法，采用壓合前模擬內(nèi)層芯板阻抗值+蝕刻不退膜測(cè)試阻抗+二次精蝕流程，可對(duì)阻抗公差進(jìn)行嚴(yán)格管控，實(shí)現(xiàn)阻抗公差±5%高精度加工目標(biāo)。