楊超，岳錕

（無(wú)錫中微愛(ài)芯電子有限公司，江蘇 無(wú)錫 214000）

PCB（印制電路板）為電子元器件的支撐載體，使各個(gè)元器件能夠得以協(xié)同運(yùn)行。目前，幾乎所有電子設(shè)備，無(wú)論是電子手表或是計(jì)算機(jī)、軍用武器系統(tǒng)等，凡是配備集成電路，均需要PCB。而PCB 是依托于電子印刷手段制成，在如今工業(yè)化批量生產(chǎn)的大環(huán)境中，能有效降低制作加工中的失誤率，而且還能在插裝、檢查與焊接等環(huán)節(jié)中實(shí)現(xiàn)自動(dòng)化操作，不僅可以控制PCB 成本，還能保障品質(zhì)以及生產(chǎn)效率。

1 PCB 設(shè)計(jì)概述

PCB 設(shè)計(jì)環(huán)節(jié)中，整體能分成2 個(gè)部分。其一，完成原理圖的繪制，構(gòu)建起模型環(huán)境，這是一種邏輯設(shè)計(jì)。在該步驟中，設(shè)計(jì)工程師需完成PCB 模型邏輯，合理設(shè)置各項(xiàng)約束技術(shù)參數(shù)。其二，完成PCB 的物理實(shí)體，基于原型的各種物理狀況，實(shí)施合理化布局與布線部分的設(shè)計(jì)。而在該設(shè)計(jì)階段，為確保電器特性滿足使用需求，應(yīng)當(dāng)給IC 或是網(wǎng)絡(luò)圖等內(nèi)容配備約束條件，如此才能生成最后的設(shè)計(jì)方案。IC 技術(shù)逐漸成熟，不僅推動(dòng)PCB 設(shè)計(jì)的穩(wěn)定進(jìn)步，還給此項(xiàng)設(shè)計(jì)工作提出其他要求，例如快速接口、低壓元器件等，再加上元器件配備數(shù)目增多，引起新的緊密容差電路限制條件，這些變化給PCB 設(shè)計(jì)也帶來(lái)很多的不確定[1]。

2 PCB 設(shè)計(jì)流程分析

2.1 繪制原理圖

原理圖是制作線路板的基礎(chǔ)依據(jù)。設(shè)計(jì)人員需先確定圖紙規(guī)格、公制等，并選擇合適的庫(kù)元件。根據(jù)要求的電路功能模塊，形成具體圖樣。原理圖要保持美觀、清楚，在元件管腳之間進(jìn)行走線，表明此處無(wú)電器連接，并且盡可能不讓兩處元件管腳直接連接。在線條繪制完成后，通常能自動(dòng)編號(hào)，隨即添加相應(yīng)的標(biāo)稱值，同時(shí)要注意圖紙畫(huà)面上編號(hào)與標(biāo)稱值的顯示位置，通常在設(shè)計(jì)中會(huì)選擇在左側(cè)顯示編號(hào)，標(biāo)稱值則放在右側(cè)，也可以根據(jù)圖紙內(nèi)容，改成上下標(biāo)注的方法，保證清晰、遵循統(tǒng)一規(guī)則即可。在繪制原理圖中，要求設(shè)計(jì)師保障圖中內(nèi)容準(zhǔn)確，通過(guò)電器規(guī)則檢查確定無(wú)誤后，進(jìn)行打印核對(duì)。除此之外，設(shè)計(jì)工程師還要進(jìn)一步細(xì)化電路原理，包括高低壓、電流、信號(hào)、功率等，為后期布局創(chuàng)建便利的條件。

2.2 疊層設(shè)計(jì)

PCB 設(shè)計(jì)早期需結(jié)合具體項(xiàng)目的電源、信號(hào)數(shù)目、元器件管腳部署密度等條件，規(guī)劃PCB 板層數(shù)與布局順序。通常來(lái)講，相同材質(zhì)的四層板和雙面板相較，前者噪聲比后者小20 dB 左右。對(duì)于信號(hào)頻率超過(guò)5 MHz 或是上升沿在5 ns 以內(nèi)，可優(yōu)先考慮多層板結(jié)構(gòu)。其相關(guān)設(shè)計(jì)參數(shù)設(shè)定標(biāo)準(zhǔn)為：按照管腳密度劃分，每平方英寸（1 in2≈6.45 сm2）中，布置14 以下的管腳，配備2 個(gè)信號(hào)層與2 個(gè)板層；管腳數(shù)量在14～23個(gè)之間，信號(hào)層數(shù)不變，板層數(shù)增加2 層；23～35 個(gè)管腳，要配備4 個(gè)信號(hào)層以及6 個(gè)板層；35～46 個(gè)管腳，信號(hào)層數(shù)為6 層，板層數(shù)為8 層；46～70 個(gè)管腳，信號(hào)層數(shù)設(shè)定為8 層，板層數(shù)則設(shè)為12 層；超過(guò)70個(gè)管腳，信號(hào)層數(shù)應(yīng)設(shè)置成10 個(gè)，板層數(shù)要超過(guò)14 個(gè)。

在項(xiàng)目預(yù)算充足的前提下，需盡可能讓各個(gè)電源、地層單獨(dú)占據(jù)一層，并且電源與地層之間的距離需盡量接近，芯板應(yīng)對(duì)稱布局，臨近的電源與地層能構(gòu)成平板電容，能抵抗超過(guò)300 MHz 的外部擾動(dòng)。另外，電源和地層的對(duì)稱布局有利于預(yù)防PCB 制作加工期間出現(xiàn)翹曲的問(wèn)題。在二者之間形成的電場(chǎng)會(huì)受到邊緣效應(yīng)的影響，向外輻射引起電磁干擾。在前期設(shè)計(jì)中，需把電源層直接向內(nèi)減少20H（H是指電源和地層之間充斥的介質(zhì)厚度），這樣可以抵消7/10 左右的干擾。另外，在PCB 設(shè)計(jì)中，低速信號(hào)層需布置在頂層或是地層，而高速信號(hào)層則需放在內(nèi)層，同時(shí)還要接近電源及地層[2]。

2.3 元器件布局

對(duì)于元器件布局部分，設(shè)計(jì)工程師需分析機(jī)械干涉、散熱效果、信號(hào)完整程度、焊點(diǎn)穩(wěn)定性等內(nèi)容。在PCB 板頂層能布置體量大、工作熱量產(chǎn)出多的元器件，而規(guī)格較小的貼片元件，可放置于底層。類(lèi)似于接插件與插座等會(huì)多次使用的器件，需布置在頂層，并和周邊元件之間留出充足的余量，避免在PCB 板應(yīng)用期間和附近構(gòu)件發(fā)生機(jī)械干涉。而為使插接件可以就近應(yīng)用，需把I/O 驅(qū)動(dòng)芯片設(shè)計(jì)到板層邊緣附近。對(duì)于規(guī)格偏大的BGA 封裝芯片，不可直接部署在板中央，這樣可降低變形的風(fēng)險(xiǎn)，防止相應(yīng)焊點(diǎn)出現(xiàn)脫焊病害。結(jié)合當(dāng)前電子產(chǎn)品行業(yè)的情況來(lái)看，有超過(guò)半數(shù)的產(chǎn)品失效和熱環(huán)境應(yīng)力存在較大的關(guān)聯(lián)。PCB 的熱環(huán)境形成，外殼作用比較突出，DCDC 效率及散熱模塊等緊隨其后。在PCB 設(shè)計(jì)中，功率管等產(chǎn)生熱量較大的元器件，可利用導(dǎo)熱膠和鋁材質(zhì)的散熱構(gòu)件進(jìn)行貼合，并勻稱分布于邊緣區(qū)域，和外殼接觸，這種布局可以在有限空間內(nèi)，提升散熱效果。假設(shè)工作溫度偏高，便可借助風(fēng)冷及水冷的方式控制熱環(huán)境。其中，風(fēng)冷系統(tǒng)里，感溫特性突出的元件需部署在冷卻氣流上游，而熱量產(chǎn)生過(guò)多的元件需布置在冷卻氣流的下方。

PCB 的電路模塊應(yīng)按照具體的功能做好分區(qū)布置，具體包括數(shù)字、模擬與大電流開(kāi)關(guān)等多個(gè)模塊，通過(guò)分區(qū)設(shè)計(jì)，使相互之間的耦合效應(yīng)盡可能被弱化。其中，數(shù)字電路可放于PCB 板中間，這樣能控制對(duì)外輻射程度；模擬電路的位置設(shè)計(jì)，考慮到其易受干擾的問(wèn)題，可將其放在邊緣區(qū)域，擴(kuò)大其和發(fā)熱源的間距；ADC 元器件則可放在上述兩個(gè)電路交界位置。另外，晶振需布置在借鑒時(shí)鐘芯片的位置，并在芯片電源引腳周邊設(shè)置高頻與儲(chǔ)能類(lèi)型的電源。

2.4 布線規(guī)劃

PCB 項(xiàng)目的設(shè)計(jì)布線環(huán)節(jié)中，應(yīng)綜合考量信號(hào)完整度、電流驅(qū)動(dòng)力、散熱效果、可焊性等。具體來(lái)說(shuō)，首先是信號(hào)完整度方面。PCB 涉及到的信號(hào)完整度問(wèn)題包括傳輸延遲、串?dāng)_、反射等。其中，對(duì)于信號(hào)傳輸期間的反射現(xiàn)象，能借助端接的方法或者說(shuō)是阻抗匹配，在負(fù)載周邊通過(guò)并聯(lián)的形式接入電阻，解決信號(hào)反射的問(wèn)題。同理，把信號(hào)線轉(zhuǎn)彎點(diǎn)設(shè)置成圓弧狀以及135°，也起到控制信號(hào)反射的作用。對(duì)于串?dāng)_現(xiàn)象，可通過(guò)合理縮短并行走線的長(zhǎng)度，擴(kuò)大相鄰信號(hào)之間的距離加以處理。另外，根據(jù)設(shè)計(jì)經(jīng)驗(yàn)，各條信號(hào)線之間的距離達(dá)到3W（W是指信號(hào)線的寬度），這樣布線形式能直接消除7/10 的串?dāng)_問(wèn)題，而如果能把信號(hào)線距離擴(kuò)大到10W，串?dāng)_程度能消除98%。根據(jù)現(xiàn)有研究成果來(lái)看，“過(guò)孔”在信號(hào)完整度上有著較大的影響，并且會(huì)在頻率持續(xù)增大中不斷提高作用力，同時(shí)也能借助過(guò)孔以及內(nèi)電層的諧振波相應(yīng)位置填設(shè)去耦電容，或是把過(guò)孔部署于內(nèi)層諧振波節(jié)的位置來(lái)進(jìn)行優(yōu)化。另外，針對(duì)由于過(guò)孔引起的信號(hào)延遲情況，能利用適當(dāng)減少過(guò)孔以及電路線蛇形走位調(diào)節(jié)時(shí)序的方式改進(jìn)[3]。其次，電流驅(qū)動(dòng)力方面。前期設(shè)計(jì)中，提升PCB 電流驅(qū)動(dòng)力的基本思路有拓展走線寬度、增加銅箔厚度以及調(diào)節(jié)過(guò)孔。其中，前兩項(xiàng)與電流之間為正相關(guān)，所以，對(duì)于需要承擔(dān)大多數(shù)電流的地線與電源線，需盡量提高其線寬。走線換層中會(huì)涉及到過(guò)孔，其大小參數(shù)對(duì)電流驅(qū)動(dòng)力也有影響。對(duì)于需輸送較多電流的部分走線，設(shè)計(jì)工程師可考慮添加更多過(guò)孔。再次，散熱效果方面。在前期設(shè)計(jì)PCB 中，電源與地層需大范圍敷銅，這樣能提高散熱的效率。在敷銅期間，需選擇網(wǎng)狀的布設(shè)結(jié)構(gòu)，這樣設(shè)計(jì)可以控制銅箔和基板之間介質(zhì)受熱后釋放的揮發(fā)性氣體。同時(shí)，對(duì)于本身發(fā)熱量較大的元器件，其接地銅皮需做好開(kāi)窗處理，提高散熱速度。最后，可焊性方面。PCB 插件孔焊板和銅箔選擇銅橋銜接方式時(shí)，銅橋?qū)挾忍幱?.13～0.5 mm 之間，可以優(yōu)化焊盤(pán)中的錫元素。在焊盤(pán)和大規(guī)格導(dǎo)線以及大面積銅箔進(jìn)行連接時(shí)，要額外增設(shè)隔熱帶，這樣能預(yù)防焊盤(pán)周邊出現(xiàn)綠油脫落導(dǎo)致焊料堆在銅箔上，令元器件在焊接操作中發(fā)生傾斜“立碑”的狀況。

2.5 接地規(guī)劃

在PCB 設(shè)計(jì)項(xiàng)目中，接地是極為關(guān)鍵的部分，如果干擾信號(hào)超過(guò)5 MHz，大多數(shù)是和PCB 接地有聯(lián)系。目前，設(shè)計(jì)工程師可選擇的接地形式有單點(diǎn)、多點(diǎn)及混合3 類(lèi)。其中，單點(diǎn)接地比較適合信號(hào)頻率不足1 MHz 的情況；多點(diǎn)接地則用在限號(hào)頻率超過(guò)10 MHz的項(xiàng)目中；混合接地模式則用在頻率處于1?10 MHz之間的情況。另外，布設(shè)數(shù)字器件與模擬器件的項(xiàng)目中，兩類(lèi)器件接地需分開(kāi)設(shè)置，在邊緣區(qū)域利用磁珠相連接地。假設(shè)地線未單獨(dú)設(shè)置，需要在模塊電路周?chē)植嫉鼐€網(wǎng)絡(luò)，該種設(shè)計(jì)成果可令地線形成完整閉合環(huán)路，以此控制電位差。同時(shí)，對(duì)于比較關(guān)鍵的高頻高速信號(hào)，需在其周邊通過(guò)兩端接地的方式實(shí)現(xiàn)有效隔離，由此控制對(duì)外產(chǎn)生的電磁輻射量。

3 PCB 設(shè)計(jì)流程改進(jìn)思考

在實(shí)際設(shè)計(jì)中，若設(shè)計(jì)工程師到了物理實(shí)現(xiàn)階段才察覺(jué)到設(shè)計(jì)漏洞及錯(cuò)誤，難免要投入一定代價(jià)進(jìn)行調(diào)整，甚至要重新啟動(dòng)新的設(shè)計(jì)周期。這是由于在容差電路布線環(huán)節(jié)中，單一信號(hào)的變化會(huì)引起諸多信號(hào)的改變，而多次返工會(huì)使設(shè)計(jì)成本增加、項(xiàng)目延期。

3.1 整體優(yōu)化思路

為改善原有設(shè)計(jì)模式的不足，可針對(duì)推進(jìn)流程，從下述幾個(gè)方面進(jìn)行優(yōu)化。首先，設(shè)置中心庫(kù)。在中心庫(kù)里存儲(chǔ)大量設(shè)計(jì)所需的資源材料，比如Pаrt、Cеll等，而為充分發(fā)揮出資源的作用，可運(yùn)用蔡氏混沌系統(tǒng)，給資源應(yīng)用提供決策參考。其次，把邏輯設(shè)計(jì)環(huán)節(jié)和在中心庫(kù)里的各類(lèi)聯(lián)系整合成一個(gè)單元，稱之為DXD（Dхdеsignеr），這主要用在繪制原理圖的環(huán)節(jié)中。再次，把物理設(shè)計(jì)環(huán)節(jié)和在中心庫(kù)里的各類(lèi)聯(lián)系整合成一個(gè)單元，稱之為EXP（Eхреditiоn），可用在布局與布線的環(huán)節(jié)中。最后，在原理圖繪制與PCB 正式規(guī)劃之間插入公共數(shù)據(jù)庫(kù)，所有網(wǎng)絡(luò)連接與元器件的相關(guān)資料信息都能存儲(chǔ)在此數(shù)據(jù)庫(kù)里，這樣可以有利于保持信息完整度與可靠性。基于此，PCB 的整個(gè)設(shè)計(jì)流程被分成3 個(gè)模塊與1 個(gè)數(shù)據(jù)庫(kù)，其中3 個(gè)模塊具體包括中心庫(kù)、DXD、EXP，各模塊之間具有關(guān)聯(lián)，互相支持，構(gòu)成無(wú)縫銜接的格局。下文以中心庫(kù)與原理圖繪制、PCB 設(shè)計(jì)為主，探究設(shè)計(jì)流程的具體優(yōu)化方向[4]。

3.2 中心庫(kù)

在改進(jìn)后的設(shè)計(jì)流程中，共分成3 步：先建立中心庫(kù)，庫(kù)中設(shè)計(jì)所需資源以及材料管理都需在此環(huán)節(jié)內(nèi)完成；繪制原理圖，即DXD 環(huán)節(jié)；布局布線設(shè)計(jì)。由此能看出，整個(gè)設(shè)計(jì)流程都是圍繞中心庫(kù)開(kāi)展的。構(gòu)建設(shè)計(jì)中心庫(kù)中管理層次的設(shè)置，并根據(jù)所需資源的具體類(lèi)別來(lái)支持分類(lèi)管理，相應(yīng)的運(yùn)行操作原則是符合信息完整度與連續(xù)性的。對(duì)于PCB 設(shè)計(jì)項(xiàng)目，中心庫(kù)可分出5 個(gè)層次，即Symbоl(xiāng) 庫(kù)、Cеll 庫(kù)、Pаrt 庫(kù)、Pаdstасk 庫(kù)以及IBIS 模型庫(kù)。項(xiàng)目進(jìn)行中，設(shè)計(jì)工程師對(duì)某些資源的需要與使用屬于非線性行為，引入蔡氏混沌系統(tǒng)對(duì)此種行為進(jìn)行模擬，能達(dá)到較好的效果。適當(dāng)設(shè)置該系統(tǒng)的期望值，并把其穩(wěn)定到在預(yù)期目標(biāo)方向上，并全過(guò)程跟蹤誤差表現(xiàn)，確保其始終處于允許的范圍內(nèi)。借助蔡氏混沌系統(tǒng)，達(dá)到對(duì)中心庫(kù)運(yùn)行、應(yīng)用的量化模擬分析。

3.3 DXD 與EXP

根據(jù)優(yōu)化后的流程，先把中心庫(kù)里的各類(lèi)資源，導(dǎo)入到DXD，而后才能開(kāi)展原理圖繪制。在此項(xiàng)操作中，設(shè)計(jì)工程師有2 種選擇，即從DXD 數(shù)據(jù)庫(kù)調(diào)取、從中心庫(kù)調(diào)取。常規(guī)設(shè)計(jì)流程是原理圖繪制、封裝、PCB 設(shè)計(jì)。而本文所述的改進(jìn)流程是在原有基礎(chǔ)上，添加公共數(shù)據(jù)庫(kù)，這樣處理的價(jià)值在于讓DXD 與EXP之間可以快速完成信息交換。而公共數(shù)據(jù)庫(kù)里文件資料格式需符合DXD 與EXP 的讀取需要。當(dāng)公共數(shù)據(jù)庫(kù)編譯后，便可封裝設(shè)計(jì)形成原理圖。而后EXP 通過(guò)保存文件，得到公共數(shù)據(jù)庫(kù)內(nèi)的各類(lèi)元器件資料、有關(guān)網(wǎng)絡(luò)互聯(lián)內(nèi)容，支持PCE 設(shè)計(jì)，即布線和布局[5]。

3.4 改進(jìn)效果

PCB 設(shè)計(jì)流程改進(jìn)效果分析選擇“Mеntоr”的專項(xiàng)設(shè)計(jì)軟件，涵蓋設(shè)計(jì)環(huán)節(jié)到最后的打樣環(huán)節(jié)。相關(guān)設(shè)計(jì)要求設(shè)定為：信號(hào)完整度是100%，布通率分成90%、95%以及100%的3 個(gè)層次，具體是對(duì)比改進(jìn)前后的設(shè)計(jì)周期與設(shè)計(jì)成本2 項(xiàng)指標(biāo)。當(dāng)布通率處于90%的情況下，常規(guī)設(shè)計(jì)流程下的2 項(xiàng)指標(biāo)，初始值是100%。通過(guò)對(duì)設(shè)計(jì)周期與設(shè)計(jì)成本2 項(xiàng)的對(duì)比，經(jīng)過(guò)優(yōu)化調(diào)整后的設(shè)計(jì)流程能有效提升布通率，并且還使設(shè)計(jì)周期明顯縮短，切實(shí)令PCB 開(kāi)發(fā)成本得到控制。

4 結(jié)束語(yǔ)

PCB 設(shè)計(jì)直接影響電子產(chǎn)品的實(shí)際質(zhì)量，熟知其設(shè)計(jì)流程及方法，可合理降低項(xiàng)目資金投入，并縮短設(shè)計(jì)周期。而根據(jù)如今電子產(chǎn)業(yè)的發(fā)展情況來(lái)看，集成電路上的晶體管會(huì)繼續(xù)增多，產(chǎn)品工作速度加快、上升沿時(shí)間縮短、管腳數(shù)目提升，會(huì)進(jìn)一步提高PCB設(shè)計(jì)復(fù)雜性，這難免會(huì)引起設(shè)計(jì)難度以及成本加大。在未形成系統(tǒng)化、完整化經(jīng)驗(yàn)體系的狀況下，本文提出優(yōu)化設(shè)計(jì)流程的思路，以提升PCB 設(shè)計(jì)的實(shí)際效能?？傊琍CB 是高端電子領(lǐng)域的重要部分，也是多專業(yè)的產(chǎn)業(yè)，相信在更多研究及設(shè)計(jì)人才的加持下，PCB會(huì)有可觀的發(fā)展前景。