張 磊

（天津鐵道職業(yè)技術(shù)學(xué)院，天津，300240）

0 引言

HC08芯片是飛思卡爾半導(dǎo)體公司生產(chǎn)的一種工業(yè)用八位微控制器，其以結(jié)構(gòu)簡(jiǎn)單、功能可靠、適用性強(qiáng)而在汽車電子、家用電子等各方面得到了廣泛應(yīng)用。為了保證HC08芯片的質(zhì)量可靠性，必須要在芯片封裝后對(duì)其進(jìn)行參數(shù)測(cè)試和功能測(cè)試，JVT測(cè)試就是參數(shù)測(cè)試的一種，并且一般都作為全部測(cè)試的最后一項(xiàng)，為實(shí)現(xiàn)HC08安全可信的測(cè)試結(jié)果提供了重要依據(jù)。

1 HC08芯片的JVT測(cè)試1.1 JVT測(cè)試簡(jiǎn)介

JVT（Junction Verification Test）是 HC08 芯 片 測(cè) 試的一個(gè)重要組成部分，它通過測(cè)試與芯片管腳內(nèi)部連接的保護(hù)二極管的特性，來檢測(cè)芯片的各個(gè)管腳對(duì)電源腳、對(duì)接地腳是否能夠可靠連接。

JVT測(cè)試通常安排在芯片測(cè)試的最后，即芯片在完成其它參數(shù)和功能測(cè)試后，再進(jìn)行JVT測(cè)試，作為芯片質(zhì)量測(cè)試的最后一道關(guān)卡，它能夠探測(cè)出在前期測(cè)試過程中由于電壓、電流過大而對(duì)芯片造成的破壞，保證測(cè)試的準(zhǔn)確性和安全性。

1.2 HC08芯片的JVT測(cè)試原理

HC08芯片通常由CPU、ROM、RAM、SIM等模塊構(gòu)成。芯片中各個(gè)模塊能否正常運(yùn)行，都依賴于各個(gè)管腳對(duì)地和電源的可靠連接。JVT測(cè)試就是用來驗(yàn)證各個(gè)管腳對(duì)電源和地的連接狀況的一種參數(shù)測(cè)試。

圖1為HC08芯片一種典型封裝形式的管腳示意圖，圖中Pin4為電源管腳，Pin32為地腳，其余管腳為I/O管腳或晶振、復(fù)位等功能管腳。JVT測(cè)試就是要驗(yàn)證這些I/O管腳和功能管腳能否對(duì)電源和地進(jìn)行可靠連接。

HC08芯片進(jìn)行JVT測(cè)試所需要的測(cè)試條件如下表1所示：

表1 HC08芯片JVT測(cè)試條件

JVT測(cè)試原理如下，如圖2所示，在待測(cè)管腳和Vdd（電源管腳）之間加入灌電流，通常為5微安左右，利用J750平臺(tái)的PPMU（精密測(cè)量單元）來測(cè)量管腳內(nèi)部保護(hù)二極管的正向壓降，對(duì)于硅二極管來說，如果壓降在0.4V到0.8V之前，則表示保護(hù)二極管工作正常，待測(cè)管腳與Vdd之間實(shí)現(xiàn)了可靠連接，如果壓降小于0.4V或大于0.8V， 則表示保護(hù)二極管未能正常工作，待測(cè)管腳與Vdd之間沒有實(shí)現(xiàn)可靠連接，一般低于0.4V時(shí)表示二極管被擊穿，高于0.8V時(shí)表示二極管與管腳斷開，總之芯片為次品，需要淘汰。

圖3 管腳與Vss之間的JVT測(cè)試

圖2 管腳與Vdd之間的JVT測(cè)試

同樣還需要測(cè)試待測(cè)管腳和Vss（接地管腳）之間的連接情況，如圖3所示，在Vss和待測(cè)管腳之間加正向電流，通常為100微安左右，來測(cè)量保護(hù)二極管的正向壓降，如果壓降在0.4V到0.8V之前，則表示保護(hù)二極管工作正常，待測(cè)管腳與Vss之間實(shí)現(xiàn)了可靠連接，否則，表示待測(cè)管腳與Vss之間沒有實(shí)現(xiàn)可靠連接，芯片為次品。

1.3 HC08芯片的JVT測(cè)試過程

JVT的測(cè)試流程如圖4所示，JVT測(cè)試需要先將芯片斷電，讓其它管腳處在懸空狀態(tài)，再單獨(dú)對(duì)待測(cè)管腳進(jìn)行測(cè)試。這樣充分避免了各個(gè)管腳之間的串?dāng)_對(duì)測(cè)試結(jié)果的影響，使測(cè)試結(jié)果更加精確，有效。

圖4 JVT測(cè)試流程

如圖5所示為J750測(cè)試平臺(tái)，分為測(cè)試機(jī)、電源柜、計(jì)算機(jī)三部分，是目前對(duì)HC08芯片進(jìn)行功能測(cè)試的主流測(cè)試平臺(tái)。在測(cè)試時(shí)，先由Handler（機(jī)器人手臂）取芯片，之后通過測(cè)試電路板與J750測(cè)試機(jī)相連，然后利用IG-XL軟件給出上電、下電、測(cè)試等各項(xiàng)指令，并由計(jì)算機(jī)輸出最后的測(cè)試結(jié)果。

圖5 J750測(cè)試平臺(tái)

圖6所示，即是用IG-XL軟件對(duì)HC08芯片進(jìn)行JVT測(cè)試時(shí)的參數(shù)設(shè)置界面，圖中測(cè)試對(duì)象為 Ports（對(duì)應(yīng)圖2中的管腳3,5~26,28,31), osc1（對(duì)應(yīng)圖2中的管腳1）, osc1(對(duì)應(yīng)圖2中的管腳1)，osc2（對(duì)應(yīng)圖2 中的管腳2）, cgmxfc（對(duì)應(yīng)圖2中的管腳27，29，30）這些管腳和管腳組，系統(tǒng)將依次給每個(gè)待測(cè)管腳加入5uA電流（其余管腳懸空），測(cè)試平臺(tái)中的PPMU測(cè)量管腳對(duì)地或電源腳的電壓。根據(jù)芯片材質(zhì)、封裝工藝及客戶的實(shí)際需求，確定測(cè)試值的上下限，例如把JVT測(cè)試的上限值設(shè)置為750mv，下限值設(shè)置為250mv，將PPMU測(cè)出電壓值，與上下限值比較，得出芯片pass/fail的結(jié)論。

圖6 JVT測(cè)試的IG-XL軟件界面

2 HC08芯片的JVT測(cè)試方法的優(yōu)勢(shì)

傳統(tǒng)的開路/短路測(cè)試也是針對(duì)與管腳相連的鉗位二極管的一種測(cè)試，它是通過DPS（Digital Power Supply）給待測(cè)管腳加電流，測(cè)量管腳與地和電源之前的電壓，來判斷保護(hù)二極管能否正常工作，如果電壓過大，表示管腳與地或電源之間是開路狀態(tài)，如果測(cè)得的電壓過小，表示管腳與電源或地之間呈現(xiàn)短路狀態(tài)。只有測(cè)量結(jié)果在上限與下限之間時(shí)，表示鉗位二極管能夠正常工作，待測(cè)管腳與電源和地之間實(shí)現(xiàn)了可靠連接。

與傳統(tǒng)的開路/短路測(cè)試相比，JVT測(cè)試方法有效的克服了開路/短路測(cè)試對(duì)高阻態(tài)管腳不敏感的缺點(diǎn)。在進(jìn)行開路測(cè)試時(shí)，假設(shè)對(duì)待測(cè)管腳加5uA的電流，測(cè)試上限值設(shè)為750mV,保護(hù)二極管的壓降為0.6V，根據(jù)歐姆定律，在待測(cè)管腳和Vdd之間的允許電阻為(0.75V-0.6V)/5uA = 30KΩ，也就是說，假如由于靜電擊穿或半導(dǎo)體生產(chǎn)工藝中封裝打線問題，造成待測(cè)管腳呈現(xiàn)30KΩ左右的高阻態(tài)，開路測(cè)試將不能有效測(cè)出。而JVT測(cè)試，通?？梢栽诖郎y(cè)管腳和Vdd之間阻抗大于5KΩ時(shí)，即可判斷芯片失效，能夠有效的篩選出靜電擊穿的芯片次品。

圖1 HC08芯片引腳示意圖

3 結(jié)論

通過JVT測(cè)試法，可實(shí)現(xiàn)對(duì)HC08芯片所有功能管腳的保護(hù)二極管的測(cè)試，保證了芯片的正常功能，并能有效甄別出因?yàn)榍捌跍y(cè)試過程中的電壓、電流尖峰而對(duì)芯片造成的損壞。

[1] MC68HC908JL16 data sheet，- freescale semiconductor, 2005.

[2] Fundamentals of Digital Semiconductor Testing，-freescale semiconductor, July 1999

[3] JVT Evaluation Reference (Rev 0.7) ，-OHT Market Business Group, April 2003

[4] J750 Basic Prog Student Manual(V3.4), -freescale semiconductor, 2003

[5] Visual Basic for Test –Teradyne company, 1999