陽(yáng)志林,楊志軍,柯幫維,鄧亞雄

(1.廣東工業(yè)大學(xué),精密電子制造技術(shù)與裝備國(guó)家重點(diǎn)實(shí)驗(yàn)室,廣東廣州 510006;2.佛山市華道超精科技有限公司,廣東佛山 528225)

0 引言

隨著集成電路制造、精密電子封裝等領(lǐng)域的快速發(fā)展,該行業(yè)對(duì)高速、超精密定位運(yùn)動(dòng)平臺(tái)的需求越來(lái)越高[1-2],同時(shí)對(duì)平臺(tái)的電機(jī)伺服控制也要求越高。單回路控制已不能滿足部分超精密運(yùn)動(dòng)平臺(tái)的需求,如傳統(tǒng)大行程宏微復(fù)合平臺(tái)以雙驅(qū)動(dòng)宏微切換滿足宏和微的定位控制[3]、剛?cè)狁詈掀脚_(tái)用以微帶宏單驅(qū)動(dòng)雙反饋控制獲取柔性鉸鏈彈性變形來(lái)補(bǔ)償摩擦死區(qū),需要對(duì)電機(jī)編碼器和平臺(tái)光柵尺的同步采集才能滿足控制要求[4-5]。

絕對(duì)式多摩川協(xié)議和BISS協(xié)議都有著抗干擾能力強(qiáng)、通信速率高等優(yōu)點(diǎn),在位置傳感器領(lǐng)域得到廣泛的應(yīng)用[6]。電機(jī)伺服系統(tǒng)通常以ARM或DSP為計(jì)算核心,對(duì)獲取的位置反饋?zhàn)鲩]環(huán)運(yùn)算。但單獨(dú)用ARM實(shí)現(xiàn)對(duì)編碼器和光柵尺的雙反饋采樣會(huì)因MCU串行執(zhí)行而出現(xiàn)采樣延時(shí),不能獲取它們同一時(shí)刻位置信息。故可利用FPGA并行性、快速性的特點(diǎn)對(duì)多編碼器并行實(shí)時(shí)采樣,滿足系統(tǒng)雙回路控制的需求[7]。

本文介紹了多摩川和BISS協(xié)議的數(shù)據(jù)結(jié)構(gòu),以同時(shí)采集剛?cè)狁詈蠞L珠絲桿平臺(tái)的電機(jī)編碼器和平臺(tái)光柵尺為背景,設(shè)計(jì)了該采集裝置的通訊接口電路和軟件模塊,并設(shè)計(jì)上位機(jī)顯示平臺(tái)的位移。

1 通信協(xié)議介紹

FPGA基于多摩川協(xié)議和BISS協(xié)議設(shè)計(jì)解碼模塊,分別對(duì)電機(jī)絕對(duì)式編碼器和絕對(duì)式直線光柵尺進(jìn)行同步采集。同時(shí)FPGA還需要通過(guò)FMC總線完成與ARM之間的數(shù)據(jù)傳輸。

1.1 多摩川通信協(xié)議

多摩川協(xié)議采用“一問(wèn)一答”的通訊方式[8],在讀取編碼器模式下,以波特率為2.5 Mbit/s,按照協(xié)議的時(shí)序細(xì)節(jié)、通信指令、數(shù)據(jù)格式進(jìn)行異步串行通信。每次需向編碼器發(fā)送位置請(qǐng)求命令,編碼器接收無(wú)誤后按照協(xié)議格式返回對(duì)應(yīng)信息,完成一次數(shù)據(jù)交換。

1.1.1 向編碼器發(fā)送控制命令

FPGA向編碼器發(fā)送一個(gè)控制命令字段CF作為讀取位置請(qǐng)求信號(hào)。控制字段構(gòu)成如圖1所示。

圖1 控制字段數(shù)據(jù)組成

字段含有串口通訊固定的起始位、引導(dǎo)碼、4位數(shù)據(jù)ID碼、校驗(yàn)位、停止位,改變4位數(shù)據(jù)ID碼可對(duì)應(yīng)不同的命令字段。編碼器根據(jù)接收的不同命令返回不同的數(shù)據(jù),在不包含起始停止位的情況下,常用的控制命令從高位到低位的命令如下:單圈值命令I(lǐng)D1(00000010);多圈值加單圈值為ID3(00011010)。本文以使用ID3控制命令為主,對(duì)返回的位置信息提取多圈和單圈值。

1.1.2 接收編碼器應(yīng)答數(shù)據(jù)

編碼器接受到FPGA發(fā)送的CF字節(jié)后,經(jīng)過(guò)大概3 μs開(kāi)始按照協(xié)議數(shù)據(jù)格式串行返回信息。返回?cái)?shù)據(jù)格式如圖2所示,首先原樣返回第1個(gè)接收到的CF字段。

圖2 編碼器返回?cái)?shù)據(jù)組成

第2個(gè)為狀態(tài)字段SF,包含編碼器的狀態(tài)信息,判斷編碼器工作狀態(tài)是否正常。

DF0至DF7為數(shù)據(jù)字段,根據(jù)發(fā)送的CF控制字段不同,返回不同的位置信息數(shù)據(jù)。如發(fā)送CF為ID3,則DF0～DF2為單圈值信息,DF4～DF6為多圈值信息。

CRC為校驗(yàn)字段,對(duì)從CF到DF7字段進(jìn)行校驗(yàn),用于檢測(cè)接收的數(shù)據(jù)是否出錯(cuò)。采用CRC-8校驗(yàn)算法,生成8個(gè)bit的校驗(yàn)碼,校驗(yàn)多項(xiàng)式對(duì)應(yīng)校驗(yàn)字段為100000001。

1.2 BISS通訊協(xié)議

BISS 協(xié)議是一種全雙工同步串行總線通信協(xié)議,能滿足實(shí)時(shí)、雙向、高速的傳感器通信[9]。目前通信協(xié)議版本為BISS-C,帶有CRC校驗(yàn)功能,可保證數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

BISS-C協(xié)議根據(jù)工作模式可分為寄存器模式和傳感器模式。雖然傳感器模式相對(duì)寄存器模式獲取的狀態(tài)信息少,但是具有更高的位置采樣頻率[10]。傳感器模式下控制器作為主機(jī)向從機(jī)光柵尺發(fā)送頻率為5 MHz的MA時(shí)鐘作為位置請(qǐng)求,就能快速獲取相應(yīng)的信息。協(xié)議返回?cái)?shù)據(jù)結(jié)構(gòu)及時(shí)序如圖3所示。

圖3 BISS-C協(xié)議數(shù)據(jù)格式

MA是由主機(jī)FPGA發(fā)送至從機(jī)光柵尺的時(shí)鐘,空閑時(shí)為高電平,開(kāi)始采集數(shù)據(jù)才發(fā)送時(shí)鐘。SLO為數(shù)據(jù)信號(hào),空閑時(shí)為高電平,由從機(jī)將數(shù)據(jù)發(fā)送給主機(jī)。

開(kāi)始采集數(shù)據(jù)時(shí),當(dāng)從機(jī)接受到MA時(shí)鐘第2個(gè)上升沿時(shí),將SLO信號(hào)拉低,代表進(jìn)入ACK應(yīng)答狀態(tài)。

等待從機(jī)信號(hào)將SLO再次拉高,進(jìn)入下一個(gè)開(kāi)始Start狀態(tài)。

此時(shí)光柵尺開(kāi)始將位置信息通過(guò)二進(jìn)制傳輸,第1位為0位,隨后Position為32 bit位置信息,Error位為1 bit、Warn位1 bit、CRC校驗(yàn)位6 bit。隨后將MA時(shí)鐘信號(hào)拉高進(jìn)入超時(shí)Timeout狀態(tài),等待下一次讀取時(shí)鐘的到來(lái)。

所有數(shù)據(jù)接收完成后,對(duì)32 bit位置數(shù)據(jù),1位錯(cuò)誤位,1位警告位共34 bit進(jìn)行校驗(yàn)。本次實(shí)現(xiàn)的BISS-C的CRC校驗(yàn)多項(xiàng)式為1000011。

1.3 FMC總線通信

FMC是一種總線通信,該總線稱為靈活存儲(chǔ)控制器(flexible memory controller),是STM32針對(duì)各種存儲(chǔ)器外設(shè)推出的一種總線控制器,可以配置多種存儲(chǔ)器接口用來(lái)通信,根據(jù)需求設(shè)置傳輸?shù)臄?shù)據(jù)位寬,是一種并行通訊[11]。其相對(duì)于串行通信,極大地提高了傳輸速度。

總線控制的存儲(chǔ)器類型可以是NOR/PSRAM、SRAM、SDRAM等。因此可以把FPGA看作是ARM的一塊外接SRAM型存儲(chǔ)器,用對(duì)SRAM的讀寫(xiě)方式從而對(duì)FPGA進(jìn)行讀寫(xiě)操作[12]。通過(guò)片選信號(hào)CS選中存儲(chǔ)器,其對(duì)應(yīng)FMC控制SRAM存儲(chǔ)區(qū)地址如圖4所示。

圖4 FMC存儲(chǔ)塊SRAM地址映像

通信選用16位地址線A0～A15和數(shù)據(jù)線D0～D15,讀使能RD和寫(xiě)使能WR信號(hào)。FMC外設(shè)支持輸出多種不同的時(shí)序以便控制不同的存儲(chǔ)器,共有4種模式(A、B、C、D),選用A模式對(duì)FPGA進(jìn)行讀操作,圖5為FMC讀時(shí)序。

圖5 FMC模式A讀時(shí)序

2 硬件模塊設(shè)計(jì)

硬件系統(tǒng)由ARM(STM32H743)和FPGA(EP4CE6E22C8)、伺服電機(jī)編碼器、平臺(tái)絕對(duì)式光柵尺構(gòu)成。硬件電路設(shè)計(jì)主要包括2部分:FPGA與多摩川絕對(duì)式編碼器及絕對(duì)式光柵尺的電氣連接;FPGA與ARM控制器之間的電氣連接。

FPGA與編碼器多摩川協(xié)議通訊和光柵尺的BISS協(xié)議通訊均為RS485差分線信號(hào)驅(qū)動(dòng)。多摩川協(xié)議為異步串口通信的方式,只需要對(duì)數(shù)據(jù)線差分。而B(niǎo)ISS協(xié)議為同步時(shí)鐘通信,需要對(duì)時(shí)鐘線MA和數(shù)據(jù)線SLO差分。因此采用3個(gè)差分芯片SP3485對(duì)RS485信號(hào)處理。該SP3485芯片的接收與發(fā)送通過(guò)RE和DR引腳控制。對(duì)RE與DE引腳共接,當(dāng)共接為低電平,芯片處于接收狀態(tài),高電平時(shí)為發(fā)送狀態(tài)。FPGA通過(guò)2個(gè)DB9接口與編碼器和光柵尺連接,數(shù)據(jù)傳輸速率可達(dá)到10 Mbit/s,滿足多摩川和BISS協(xié)議的通信速率傳輸要求。電路采集接口原理圖如圖6所示。而ARM與FPGA之間的FMC總線通訊使用線連接相關(guān)IO引腳即可。

圖6 采集接口電路圖

3 軟件模塊設(shè)計(jì)

雙反饋數(shù)據(jù)采集裝置內(nèi)部系統(tǒng)框圖如圖7所示,主要由FPGA實(shí)現(xiàn)對(duì)編碼器和光柵尺的解碼讀取及校驗(yàn),再通過(guò)FMC總線傳輸數(shù)據(jù)至ARM,最后數(shù)據(jù)通過(guò)上位機(jī)顯示。

圖7 系統(tǒng)模塊框圖

3.1 sync_gen模塊

產(chǎn)生80 μs一次的sys_sync采樣使能信號(hào),開(kāi)始對(duì)編碼器和光柵尺采樣。

3.2 多摩川模塊

3.2.1 串口發(fā)送

接收到采樣使能信號(hào),開(kāi)始發(fā)送CF控制字段,如多圈值獲取命令I(lǐng)D3。通信波特率為2.5 MHz,即一個(gè)控制字段發(fā)送完成需要4 μs。

3.2.2 串口接收

發(fā)送完成等待3 μs左右,編碼器會(huì)以同樣波特率開(kāi)始返回?cái)?shù)據(jù)。按位接收包含起始停止位共110 bit數(shù)據(jù)完成后,去掉起始停止位后將接收數(shù)據(jù)給CRC模塊校驗(yàn),并等待下次接收開(kāi)始。

3.2.3 CRC校驗(yàn)

多摩川協(xié)議CRC對(duì)應(yīng)校驗(yàn)字段10000001。采用并行CRC校驗(yàn)在一個(gè)時(shí)鐘周期生成8個(gè)位數(shù)的校驗(yàn)碼,與接收的CRC校驗(yàn)字段進(jìn)行對(duì)比[13-14]。

crc_out[0]=d[72]^d[64]^d[56]^d[48]^d[40]^

d[32]^d[24]^d[16]^d[8]^d[0]^c[0];

crc_out[1]=d[73]^d[65]^d[57]^d[49]^d[41]^

d[33]^d[25]^d[17]^d[9]^d[1]^c[1];

crc_out[2]=d[74]^d[66]^d[58]^d[50]^d[42]^

d[34]^d[26]^d[18]^d[10]^d[2]^c[2];

crc_out[3]=d[75]^d[67]^d[59]^d[51]^d[43]^

d[35]^d[27]^d[19]^d[11]^d[3]^c[3];

crc_out[4]=d[76]^d[68]^d[60]^d[52]^d[44]^

d[36]^d[28]^d[20]^d[12]^d[4]^c[4];

crc_out[5]=d[77]^d[69]^d[61]^d[53]^d[45]^

d[37]^d[29]^d[21]^d[13]^d[5]^c[5];

crc_out[6]=d[78]^d[70]^d[62]^d[54]^d[46]^

d[38]^d[30]^d[22]^d[14]^d[6]^c[6];

crc_out[7]=d[79]^d[71]^d[63]^d[55]^d[47]^

d[39]^d[31]^d[23]^d[15]^d[7]^c[7];

d[79:0]為校驗(yàn)的前10個(gè)字節(jié),c[7:0]初始值為0,crc_out為并行計(jì)算的校驗(yàn)結(jié)果。將crc_out與接收的CRC字節(jié)對(duì)比,兩者相等則代表數(shù)據(jù)正確,此時(shí)提取單圈值和多圈值有效位數(shù)拼接成32 bit位置數(shù)據(jù)。否則代表接收錯(cuò)誤,將接收數(shù)據(jù)丟棄,等待下次重新采樣。正確結(jié)果傳至FMC模塊等待ARM的讀取。

3.3 BISS模塊

3.3.1 MA時(shí)鐘控制

為了確保雙反饋位置采樣的同步性,即盡可能保證編碼器和光柵尺同一時(shí)刻接受到采集請(qǐng)求。因編碼器是在采樣時(shí)能信號(hào)后4 μs,才接收完控制字段開(kāi)始準(zhǔn)備數(shù)據(jù)。光柵尺是在接收到2個(gè)MA時(shí)鐘上升沿才進(jìn)入應(yīng)答準(zhǔn)備數(shù)據(jù),而1個(gè)MA時(shí)鐘周期200 ns。因此MA時(shí)鐘模塊接受到同步采樣使能信號(hào)之后,延遲3.6 μs開(kāi)始發(fā)送MA時(shí)鐘。

3.3.2 SLO接收

SLO信號(hào)由光柵尺發(fā)送至FPGA,根據(jù)BISS協(xié)議時(shí)序特點(diǎn),采用狀態(tài)機(jī)的方式讀取SLO信號(hào),將接收分為5個(gè)過(guò)程,如圖8所示。在MA上升沿跳變狀態(tài)機(jī),MA的下降沿讀取SLO信號(hào)。第1次讀取由INIT初始化狀態(tài)進(jìn)入IDLE空閑狀態(tài),等待SLO拉低后進(jìn)入ACK應(yīng)答狀態(tài),待SLO重新拉高表示Start位,即開(kāi)始計(jì)數(shù)進(jìn)入工作接收狀態(tài),包含0位在內(nèi),完成接收后進(jìn)入“TIMEOUT”狀態(tài),等待SLO從低變到高電平,即重新進(jìn)入到空閑狀態(tài)。

圖8 SLO數(shù)據(jù)接收狀態(tài)機(jī)

3.3.3 CRC

當(dāng)數(shù)據(jù)接收完成,對(duì)位置信息和Error位和Warn位共34 bit按校驗(yàn)字段1000011生成6 bit校驗(yàn)碼。計(jì)算生成的校驗(yàn)碼與對(duì)光柵尺接收的校驗(yàn)碼進(jìn)行比對(duì),數(shù)據(jù)一致時(shí)代表接收正確,保存有效位置信息,校驗(yàn)原理與多摩川模塊校驗(yàn)類似。否則丟棄數(shù)據(jù),等待下一次的位置讀取。

3.4 FMC模塊

將讀取的編碼器和光柵尺的數(shù)據(jù)都按32 bit組成,其中多摩川位置按高9位為多圈值,低23位為單圈值拼接。光柵尺32 bit則全是位置信息,將位置信息存儲(chǔ)在相應(yīng)的寄存器中,等待ARM的讀取。

3.5 ARM端

可利用STM32CubeMX配置串口功能與上位機(jī)通信、FMC功能實(shí)現(xiàn)與FPGA的通信、定時(shí)器功能每80 μs發(fā)送一次讀取命令獲取FPGA存儲(chǔ)的雙反饋位置信息。

4 上位機(jī)軟件設(shè)計(jì)

上位機(jī)開(kāi)發(fā)是基于MatlabGUI工具箱的圖形界面。該GUI工具箱含有串口通訊相關(guān)函數(shù)模塊可調(diào)用[15]。同時(shí)MATLAB具有強(qiáng)大的數(shù)據(jù)分析和繪圖的功能,適用于信號(hào)的數(shù)據(jù)處理與分析。在內(nèi)部定義與ARM的通訊格式,ARM將2個(gè)32 bit的位置反饋數(shù)據(jù)分8個(gè)字節(jié)傳輸給上位機(jī),上位機(jī)對(duì)數(shù)據(jù)提取組合后顯示并圖形繪制。該工具箱也能使設(shè)計(jì)的界面程序轉(zhuǎn)換成exe軟件,脫離MATLAB依然能夠使用,非常便捷。

5 實(shí)驗(yàn)測(cè)試與結(jié)果分析

將FPGA軟件模塊程序編譯下載,移動(dòng)平臺(tái)位置,通過(guò)Signal Tap Logic Analyzer捕獲FPGA內(nèi)部編碼器和光柵尺相關(guān)信號(hào)數(shù)據(jù),如圖9所示。

由于多摩川協(xié)議讀取和BISS協(xié)議讀取返回時(shí)間不一致,信號(hào)分析圖截取多摩川協(xié)議讀取為例。sys_sync拉高為代表開(kāi)始發(fā)送讀請(qǐng)求,當(dāng)接收編碼器的校驗(yàn)碼crc_check[7∶0]和FPGA計(jì)算校驗(yàn)出的crc_out[7:0]相等時(shí),則接收數(shù)據(jù)正確,產(chǎn)生crc_done信號(hào)。對(duì)數(shù)據(jù)進(jìn)行更新,取多圈的9 bit和單圈的23 bit傳輸給FMC模塊tama_fdb[31∶0]。同理光柵尺的位置數(shù)據(jù)為Biss_fdb[31∶0]。由圖9可見(jiàn)數(shù)據(jù)接收模塊能夠正常工作,符合軟件設(shè)計(jì)初衷。

由于編碼器和光柵尺分辨率不一樣,為直觀獲取滾珠絲桿平臺(tái)雙反饋相對(duì)位移,將反饋數(shù)據(jù)均換成nm單位顯示。Pos_init代表以當(dāng)前位置為零點(diǎn),pos_fdb1為平臺(tái)移動(dòng)時(shí)多摩川編碼器相對(duì)脈沖差值,由于電機(jī)轉(zhuǎn)一圈滾珠絲桿移動(dòng)10 mm,即一個(gè)脈沖代表107/223(nm/count)。Pos_fdb2為光柵尺相對(duì)差值脈沖,分辨率本身就為1 nm/count,不需換算。將轉(zhuǎn)動(dòng)滾珠絲桿一圈,對(duì)應(yīng)的Signal Tap圖捕獲位置數(shù)據(jù)轉(zhuǎn)換成nm單位由上位機(jī)顯示,如圖10所示?？梢?jiàn)換算數(shù)據(jù)正確,該雙反饋采集裝置能夠正確采集數(shù)據(jù)傳送至ARM并由上位機(jī)顯示位移圖形。

6 結(jié)束語(yǔ)

本文根據(jù)多摩川協(xié)議和BISS協(xié)議基于FPGA設(shè)計(jì)了硬件接口電路和解碼模塊,實(shí)現(xiàn)對(duì)編碼器和光柵尺的同步讀取。滿足裝置雙反饋采樣的同時(shí)加入并行CRC校驗(yàn),對(duì)采樣數(shù)據(jù)能快速校驗(yàn),保證數(shù)據(jù)反饋的可靠性。采樣數(shù)據(jù)通過(guò)FMC總線并行傳輸至ARM,可用于伺服系統(tǒng)的閉環(huán)運(yùn)算。且以FPGA為核心的采集模塊具有良好的拓展性和移植性,對(duì)未來(lái)不同平臺(tái)的雙反饋協(xié)議可靈活搭配。實(shí)驗(yàn)結(jié)果表明:該雙反饋數(shù)據(jù)采集裝置能夠快速準(zhǔn)確采集編碼器和光柵尺數(shù)據(jù),解碼后數(shù)據(jù)傳輸給上位機(jī)統(tǒng)一成納米顯示,能直觀反映平臺(tái)的運(yùn)動(dòng)信息。