蔡曉樂，呼明亮，孫少華，趙君，閆穩(wěn)

（航空工業(yè)西安航空計算技術(shù)研究所，陜西西安，710068）

0 引言

隨著機(jī)載系統(tǒng)總體復(fù)雜度日益提高，機(jī)載設(shè)備綜合化水平不斷提升，飛機(jī)上各個系統(tǒng)的重要數(shù)據(jù)需要由分布在各種子系統(tǒng)的終端設(shè)備采集并發(fā)送給通用綜合處理設(shè)備統(tǒng)一控制和管理。飛機(jī)上各子系統(tǒng)例如環(huán)控系統(tǒng)、燃油系統(tǒng)、液壓系統(tǒng)、供電系統(tǒng)等通常分布著大量終端傳感器及做動器，對這些傳感、作動器的控制包括各種類型的數(shù)字信號輸出，也包括大量的模擬信號輸出，機(jī)載電子設(shè)備模擬電壓輸出功能的需求也向多元化、可調(diào)節(jié)及精密控制發(fā)展。為適應(yīng)各類控制器的不同電壓值的控制信號，簡化設(shè)計，實現(xiàn)統(tǒng)一控制，本文提出一種機(jī)載系統(tǒng)可編程模擬電壓輸出接口電路的設(shè)計方法，能夠輸出高精度模擬電壓信號，且能夠根據(jù)需求進(jìn)行幅值連續(xù)可調(diào)可編程。

1 系統(tǒng)功能框圖

本文提出一種機(jī)載系統(tǒng)可編程模擬電壓輸出接口電路的設(shè)計方法，該設(shè)計總體結(jié)構(gòu)框圖如圖1 所示。主控制器將需要輸出的連續(xù)模擬電壓指令發(fā)送給FPGA，同時FPGA的控制邏輯通過雙口RAM 獲取主控制器要求輸出的數(shù)據(jù)和指令，F(xiàn)PGA 解析主控制器指令并將該指令翻譯為D/A 轉(zhuǎn)換器可識別的12 位數(shù)據(jù)，F(xiàn)PGA 和D/A 轉(zhuǎn)換電路通過并行總線按照D/A 轉(zhuǎn)換器的控制時序進(jìn)行控制。D/A 轉(zhuǎn)換電路可實現(xiàn)±10V 連續(xù)電壓輸出，將FPGA 發(fā)送的數(shù)據(jù)鎖存后經(jīng)DAC 轉(zhuǎn)換為模擬電壓最終通過高壓運放緩沖輸出。輸出基準(zhǔn)源電路用于給D/A轉(zhuǎn)換器提供外部基準(zhǔn)，實現(xiàn)高精度輸出。模擬電壓回采電路用于對輸出的電壓值進(jìn)行監(jiān)控，配合模擬開關(guān)，通過FPGA 和微控制器的控制實現(xiàn)電路的自測試功能。

圖1 系統(tǒng)框圖

2 詳細(xì)電路設(shè)計

■2.1 基準(zhǔn)電壓電路

本設(shè)計采用可編程電壓基準(zhǔn)源SW584 為D/A 轉(zhuǎn)換器提供基準(zhǔn)。SW584 是采用雙極工藝制造的單片精密電壓參考，主要由啟動電路、采用二階曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源、恒流源、誤差放大器、過流保護(hù)等部分組合而成。通過管腳編程，該電路可以輸出10V、7.5V、5V、2.5V 等精密電壓值，同時該電路具有噪聲消除端，通過外接一個0.01μF~0.1μF 的電容，可以極大地改善電路的噪聲特性。SW584 原理圖如圖2 所示。

圖2 SW584 原理框圖

SW584 基準(zhǔn)典型使用方式包含固定輸出編程模式、輸出電壓微調(diào)模式和控制端使能應(yīng)用方式。

（1）固定輸出編程模式：將輸入電壓加在8 腳和4 腳之間，1 腳作為參考電壓輸出端，電路可以輸出穩(wěn)定的10V電壓參考，按照下表1 所示的方式對管腳進(jìn)行編程，電路可以輸出7.5V、5.0V、2.5V 的參考電壓。

表1 固定輸出編程方法

（2）輸出電壓微調(diào)模式：除了上述的幾種固定編程輸出，通過外接電阻進(jìn)行調(diào)整，輸出電壓參考可以在更大的范圍內(nèi)進(jìn)行變化。SW584 可以看作一個反向放大器，同向輸入端接有1 個穩(wěn)定的約為1.22V 的帶隙基準(zhǔn)電壓，反向輸入端接采樣電阻網(wǎng)絡(luò)，電路內(nèi)部電阻精度在±15%以內(nèi)。通過外接取樣電阻，調(diào)整取樣電阻的阻值，輸出電壓可以在很大的范圍內(nèi)進(jìn)行調(diào)整，該電路可以較容易地輸出10.24V、5.12V、2.56V、6.3V 等幾種輸出電壓。

（3）控制端的使能應(yīng)用：SW584 的5 腳為電路的控制端口，連接到內(nèi)部輸出管的驅(qū)動級，因此可以通過外部線路來控制5 腳電位，從而實現(xiàn)器件使能功能?？梢酝ㄟ^外接NPN 單管來控制5 腳電位，當(dāng)N 管基極輸入高電平開啟時，器件5 腳電位會被拉低，內(nèi)部輸出管關(guān)斷，電路處于關(guān)斷狀態(tài)；當(dāng)N 管輸入低電平關(guān)斷時，器件5腳電位不受影響，內(nèi)部環(huán)路處于穩(wěn)定工作狀態(tài)，電路工作在正常狀態(tài)。

本設(shè)計采用固定輸出編程模式，使SW584 輸出固定的10V 基準(zhǔn)電壓，為D/A 轉(zhuǎn)換器提供外部精密基準(zhǔn)源。

■2.2 D/A 轉(zhuǎn)換電路

本設(shè)計D/A 轉(zhuǎn)換電路選擇4 通道12 位電壓輸出型DAC 單片集成電路HWD664。D/A 轉(zhuǎn)換器功能框圖如圖3 所示，每個DAC通道都有雙緩沖輸入鎖存結(jié)構(gòu)和數(shù)據(jù)回讀功能。所有的DAC 讀和寫運行都通過一個連接到IO 的相同的處理器完成。這些IOM 端口提供12 位并行數(shù)據(jù)，并通過簡單的位寬可變的界面連接到處理器。一個復(fù)位到零的控制關(guān)鍵允許使用者復(fù)位所有DAC 輸出到零，而不受輸入的鎖存狀態(tài)影響。HWD664的模擬部分包括4 個DAC 單元，4 個輸出放大器，1 個控制放大器和開關(guān)，每一個DAC 單元是可變的R-2R 類型。輸出電流來自每個DAC 連接到板級應(yīng)用的電阻和輸出放大器。每一個DAC 的輸出范圍是可以通過數(shù)字I/O 管腳編程控制，也可設(shè)置成單極或雙極范圍，并參考一個一倍或兩倍的參考電壓，所有的DAC運行接收一個相同的外部參考。

圖3 HWD664功能框圖

HWD664 的參考源輸入配置10VDC 精密電壓參考，其主要特性如下：

a.具有四個完整的電壓輸出DAC；

b.具有數(shù)據(jù)寄存器回讀功能；

c.具有“復(fù)位到零”無效使能功能；

d.輸出電壓范圍0~±10VDC；

e.分辨率：12Bit；建立時間≤10μs ；

f.線性誤差：最大±1LSB；

g.增益誤差：最大±14LSB。

■2.3 FPGA 控制電路

本設(shè)計基于FPGA 實現(xiàn)的DAC 輸出控制模塊架構(gòu)如圖4 所示。該控制模塊具體包含總線接口控制、±10V 輸出控制和HWD664 接口控制模塊。主控制器通過總線接口與FPGA 進(jìn)行數(shù)據(jù)交換，實現(xiàn)0~10V 輸出的電壓配置，±10V 輸出控制模塊包含兩個寄存器，一個為配置寄存器，用于存儲從主控制器下載的配置指令，配置指令的范圍為12'h000~12'hFFF，表示輸出電壓范圍為[-10V 10V]，另一個為使能寄存器，用于存儲0~10V 輸出的輸出使能與禁止指令；HWD664 接口控制模塊按照數(shù)模轉(zhuǎn)換器HWD664 的輸出時序操作將并行配置數(shù)據(jù)按通道發(fā)送給HWD664，實現(xiàn)并行幅值信息到電壓信號的轉(zhuǎn)換。

圖4 FPGA 控制框圖

HWD664 數(shù)模轉(zhuǎn)換器的異步復(fù)位時序如圖5 所示。其復(fù)位脈寬必須大于150ns，為保證時序時間充足及設(shè)計余量，本設(shè)計脈沖寬度設(shè)計為2μs。這個復(fù)位信號可以使所有的DAC 通道輸出為零，并且忽略模式和范圍的選擇。在上電時，HWD664 可能被激活到讀或者寫的模式，異步復(fù)位操作可以保證在上電后不會出現(xiàn)未知的錯誤。

圖5 異步復(fù)位時序

HWD664 數(shù)模轉(zhuǎn)換器單通道輸出的時序如圖6所示，LS 為數(shù)據(jù)加載信號，當(dāng)LS上升沿時，DAC 內(nèi)核轉(zhuǎn)換，此時12 位數(shù)據(jù)輸入必須穩(wěn)定，LS 由低邊變高后數(shù)據(jù)需穩(wěn)定10μs，等待輸出完成建立。

圖6 單通道輸出時序

FPGA 通過配置寄存器實現(xiàn)-10V~10V直流電壓的可在線配置，配置寄存器電壓和碼值對應(yīng)關(guān)系如表2所示。

表2 配置寄存器電壓和碼值對應(yīng)表

■2.4 測試性設(shè)計

本電路設(shè)計了模擬量采集電路對D/A 轉(zhuǎn)換器輸出的電壓信號進(jìn)行回讀，實現(xiàn)對模擬電壓輸出電路進(jìn)行監(jiān)控和測試性設(shè)計。同時為保證在進(jìn)行電路自測試時不影響外部輸出接口，設(shè)置了一個一對一的模擬開關(guān)進(jìn)行通斷控制。在系統(tǒng)上電進(jìn)行自測試時，開關(guān)處于斷開狀態(tài)，模擬量回采電路采集系統(tǒng)預(yù)設(shè)的測試值，通過將設(shè)置值和回采值進(jìn)行對比，判斷可編程模擬電壓輸出接口是否可以正常工作，當(dāng)測試通過后，開關(guān)導(dǎo)通，進(jìn)入正常的可編程輸出流程，同時還可對正常輸出的電壓值進(jìn)行回采監(jiān)控，保證電路的正確性。

本設(shè)計選擇HWD976 作為AD 轉(zhuǎn)換芯片實現(xiàn)模擬信號到數(shù)字信號的轉(zhuǎn)換，并將轉(zhuǎn)換的結(jié)果通過存放在FPGA 自身的雙口RAM 中，供主控制器讀取。該HWD976 模數(shù)轉(zhuǎn)換器是一個16 位逐次逼近式的轉(zhuǎn)換器，它具有低功耗、高速度的特點。HWD976 的輸入電壓范圍為-10V~+10V 可完全覆蓋模擬電壓輸出的范圍，HWD976 線性誤差最大為±16LSB，參考電壓使用外部2.5VDC 基準(zhǔn)，轉(zhuǎn)換時間最長10μs，失調(diào)誤差最大為±10mV。如圖7 所示，根據(jù)HWD976 的內(nèi)部采集轉(zhuǎn)換時序，F(xiàn)PGA 可編程邏輯通過操作R/C 信號并且監(jiān)控BUSY 信號的上升沿來控制芯片的轉(zhuǎn)換過程。當(dāng)邏輯控制R/C 信號由高電平轉(zhuǎn)變成低電平后，中間的33ns 是芯片的初始化過程。當(dāng)芯片完成初始化后，BUSY 信號會被拉低，從而啟動A/D 轉(zhuǎn)換，此時BUSY 信號一直保持低電平狀態(tài)，表示此時芯片內(nèi)部正在進(jìn)行模數(shù)轉(zhuǎn)換。轉(zhuǎn)換結(jié)束之后，BUSY 信號被拉高，代表完成了轉(zhuǎn)換，芯片自動將轉(zhuǎn)換好的數(shù)據(jù)存入到輸出寄存器中。輸出寄存器直接連接到FPGA 的數(shù)據(jù)端，F(xiàn)PGA 控制將其存入內(nèi)部的雙口RAM 對應(yīng)的地址當(dāng)中。整個轉(zhuǎn)換過程CS 始終處于低電平狀態(tài)，R/C 信號、BUSY 信號、CS 信號都是由FPGA 中的可編程邏輯來控制。由于芯片的轉(zhuǎn)換過程由FPGA 來控制，可使得整個采集系統(tǒng)在時序上始終保持一致，從而能大大提高回采電路的整體性能。

圖7 HWD976操作時序圖

3 測試內(nèi)容結(jié)果分析

為測試本設(shè)計提出的模擬電壓輸出電路的功能及精度，編寫測試軟件，對其輸出電壓從-10V~+10VDC 范圍內(nèi)進(jìn)行步進(jìn)選點多次測試。測試內(nèi)容及方法如下：系統(tǒng)上電后，初始化微控制器和FPGA，通過軟件控制對FPGA 控制器進(jìn)行配置，接口按照電壓遞增的情況使其輸出不同的電壓值，范圍從-10V 到+10V 遞增變化，同時通過精度不低于4 位半的萬用表對其輸出的模擬電壓進(jìn)行監(jiān)控和測量，與理想值進(jìn)行對比，改變輸出值的大小，進(jìn)行多次測試。試驗后抽取部分測試結(jié)果如表3 所示。

表3 部分模擬電壓輸出測試結(jié)果

從表中可以看出，當(dāng)模擬電壓輸出范圍在0~2V 之間時，其采集的誤差僅在6mV 以內(nèi)，而當(dāng)輸出電壓增大，誤差也隨之增加，但也能夠保持在30mV 以內(nèi)，具備了相當(dāng)高的采集精度。通過大量的輸出試驗，結(jié)果表明，本系統(tǒng)能夠很好地完成模擬電壓輸出功能，不僅實現(xiàn)輸出電壓的可配置，且設(shè)計具有很好的輸出精度，能夠很好地滿足機(jī)載系統(tǒng)對模擬電壓輸出信號的要求。

4 結(jié)束語

本文研究了機(jī)載系統(tǒng)可編程連續(xù)模擬電壓輸出接口電路的設(shè)計。通過對基準(zhǔn)源電路的分析和設(shè)計，使得系統(tǒng)具備了較高的輸出精度。通過采用FPGA 控制D/A 轉(zhuǎn)換器設(shè)計的方法，保證了連續(xù)電壓可編程、可調(diào)節(jié)功能，通過設(shè)計模擬回采電路，保證了對輸出的電壓的監(jiān)控和測試性設(shè)計。經(jīng)過實際測試，本設(shè)計能夠?qū)崿F(xiàn)連續(xù)模擬電壓輸出的需求，同時輸出精度較高，具備較強(qiáng)的現(xiàn)實意義，適用于航空領(lǐng)域機(jī)載系統(tǒng)的連續(xù)模擬電壓輸出需求。