劉婷婷 張子春

摘要：隨著SerDes鏈路信號傳輸速率的提升，PCB復雜度增加，信號越高走線和過孔設計對其正確傳輸?shù)挠绊懢驮酱?，因此走線和過孔設計的研究就越發(fā)重要。文章通過搭建SerDes鏈路四級過孔走線模型，通過仿真得出，過孔的引入導致SerDes鏈路阻抗突變，碼間串擾嚴重，設計中應盡量避免過孔的使用，如無法避免可以采用背鉆和消盤處理，在一定范圍內(nèi)提高SerDes鏈路阻抗一致性，提升信號質(zhì)量。

關鍵詞：過孔；阻抗；眼圖

中圖分類號：U285.7文獻標志碼：A

0 引言

電子設備發(fā)展趨于小型化和功能化，印刷電路板 PCB（印刷電路板）上信號傳輸速率越來越高，走線密度和PCB層數(shù)不斷增加。特別是在SerDes鏈路設計中，鏈路結構復雜，信號經(jīng)多級PCB板傳輸，層數(shù)多達20層，鏈路傳輸信號速率高，常用的PCIE3.0達到了8 Gbps。此外，SerDes鏈路走線距離長，通常跨越3級連接器。針對SerDes鏈路設計的復雜性，在PCB走線過程中經(jīng)常需要引入大量的過孔，這使得SerDes鏈路過孔設計成為影響信號完整性的重要因素。對于低速電路，PCB板的過孔可以看作是簡單的金屬孔，僅起著電氣連通的作用。但是，在SerDes鏈路中，過孔就不能僅當作金屬孔，必須考慮過孔的焊盤、反焊盤以及樁線等帶來的寄生效應影響以及損耗。因此，SerDes鏈路系統(tǒng)設計，尤其是PCB進行板級和系統(tǒng)級設計時，必須考慮過孔的寄生效應引起的信號完整性問題。本文主要針對SerDes鏈路中過孔進行寄生參數(shù)的分析，并在此基礎上對SerDes鏈路中的過孔進行優(yōu)化設計。

1 SerDes鏈路過孔寄生參數(shù)分析

過孔是指PCB板上鉆的小孔，用于連接PCB板的不同疊層。在SerDes鏈路PCB的設計中，由于布局布線空間的限制，經(jīng)常會用到過孔。典型的過孔由金屬柱、焊盤和反焊盤組成。由于過孔的不連續(xù)性結構，當其在低頻情況下，人們完全可以將其看作一條普通的導線。然而，在高頻的情況下，過孔則會產(chǎn)生寄生電容和電感［1］。隨著信號頻率的升高，過孔的寄生參數(shù)影響越來越明顯［2］。如果處理不當就可能引起嚴重的SI、PI以及EMI問題。本研究進一步說明在高速信號的走線過程中過孔寄生參數(shù)對信號質(zhì)量的影響。

過孔主要包括金屬柱、焊盤和反焊盤，本文采用1個14 層的PCB板，過孔直徑是10mil，焊盤半徑是20mil，反焊盤半徑是30mil，過孔的組成如圖1所示。

在SerDes鏈路中，過孔設計較低速鏈路更加復雜，例如：差分信號本身的扇出孔以及周邊的回流地孔。過孔焊盤、非功能性焊盤、反焊盤以及樁線［3］等物理結構產(chǎn)生的寄生效應對信號質(zhì)量影響非常顯著。因此，本文針對SerDes鏈路中的過孔開展深入的研究。

2 SerDes鏈路過孔設計及仿真分析

本文對差分過孔進行優(yōu)化設計以及仿真分析，通過建立高速信號經(jīng)過4對差分過孔的SerDes鏈路的走線模型，對過孔進行背鉆以及消盤設計，得到SerDes鏈路插入損耗以及回波損耗的曲線，通過TDR時域反射計觀察不同設計下的SerDes鏈路阻抗特性。

2.1 過孔設計及建模

在軟件中建立4級過孔的SerDes鏈路走線模型。該模型是1個16層的PCB 板，板材采用TU-752，走線層分別3層、5層和12層，相鄰參考層均為地層，與相鄰層介電常數(shù)分別為4和4.07，差分線線寬4mil，差分線線間距12mil，過孔孔徑10mil，焊盤孔徑18mil，反焊盤孔徑30mil。

在差分過孔走線模型基礎上，本研究結合過孔寄生參數(shù)分析，對影響SerDes鏈路阻抗特性的過孔進行背鉆和消盤設計。在常規(guī)PCB板制造中，按照鉆孔文件對PCB板進行鉆孔處理，之后對PCB板進行沉銅工藝，使得過孔金屬柱連通導電。在SerDes鏈路走線過程中除走線層外，其他層無用的過孔因為其自身的寄生參數(shù)效應，會影響鏈路的阻抗一致性，采用背鉆方法鉆掉過孔無用的孔層，可以減少信號傳輸過程中的分叉。過孔除金屬柱外，焊盤也會影響SerDes鏈路阻抗一致性，在背鉆基礎上對過孔多余焊盤進行消盤處理，去除非功能焊盤的存在，減少高速信號傳輸路徑上的阻抗分叉，進一步提高SerDes鏈路傳輸一致性。

2.2 無源鏈路仿真

本文仿真得到4級過孔的SerDes鏈路走線模型下，1MHz～45 GHz頻段SerDes鏈路插入損耗曲線如圖2a所示，回波損耗曲線如圖2b所示，鏈路的阻抗特性如圖2c所示。

在圖2a中，實線為差分信號線經(jīng)過4級過孔后的插入損耗曲線圖，長虛線為采用背鉆處理后的插入損耗曲線圖，短虛線為采用背鉆和消盤處理后的插入損耗曲線圖。從圖2a可以看出，隨著信號頻率的不斷提升，過孔插入損耗也越小，采用背鉆處理可以有效增大插入損耗，利于信號高質(zhì)量傳輸。

在圖2b中，實線為差分信號線經(jīng)過4級過孔后的回波損耗曲線圖，長虛線為采用背鉆處理后的回波損耗曲線圖，短虛線為采用背鉆和消盤處理后的回波損耗曲線圖。從圖2b可以看出，隨著信號頻率的不斷提升，過孔回波損耗也越大，采用背鉆和消盤處理可以有效降低回波損耗，利于信號高質(zhì)量傳輸。

圖2c實線為經(jīng)過4級過孔SerDes鏈路的阻抗特性圖，長虛線為采用背鉆處理后的SerDes鏈路的阻抗特性圖，短虛線為采用背鉆和消盤處理后的SerDes 鏈路的阻抗特性圖。從圖2c中可以看出，差分過孔對SerDes鏈路設計中的信號傳輸影響較大，它會導致鏈路阻抗的突變。采用背鉆處理后，鏈路阻抗突變位置和幅度減少。采用背鉆處理可以進一步減少因SerDes鏈路過孔而引起的阻抗突變。

2.3 電氣特性仿真

僅通過無源仿真結果難以全面反映SerDes鏈路的傳輸特性。在無源鏈路基礎上增加驅(qū)動和接收模型，采用眼圖來衡量SerDes鏈路的電氣特性，從而更為全面的評估鏈路對信號傳輸質(zhì)量的影響。數(shù)據(jù)傳輸速率為10 GHz，上升時間和下降時間為2.5 ps，圖3為信號經(jīng)過SerDes鏈路傳輸?shù)慕邮斩藀in腳處的眼圖。

經(jīng)過眼圖對比分析，經(jīng)過4級過孔SerDes鏈路的接收端pin腳處眼圖模糊不清，無法識別眼高眼寬大小，不滿足電氣特性的要求。采用背鉆處理后的SerDes鏈路的接收端pin腳處眼圖依然不夠清晰，無法識別眼高眼寬大小。采用背鉆和消盤處理后的SerDes鏈路的接收端pin腳處眼圖清晰，能準確確定眼高眼寬。SerDes鏈路中連續(xù)4級過孔帶來的阻抗突變和損耗，導致高頻信號鏈路傳輸受限，信號波形在時域上展寬，從而出現(xiàn)了嚴重碼間串擾，眼圖混疊，影響信號質(zhì)量。采用背鉆和消盤處理后可以有限提升鏈路阻抗一致性，提升信號傳輸質(zhì)量，進而SerDes鏈路接收端眼圖的眼高、眼寬及眼圖質(zhì)量變好。

3 結語

本文通過PCB過孔的組成對SerDes鏈路中過孔的寄生參數(shù)進行分析，推導出影響過孔SerDes鏈路阻抗一致性的因素，在此基礎上建立4級過孔的SerDes鏈路走線模型，研究了背鉆和消盤兩種改善過孔性能的方法。基于仿真軟件對搭建SerDes鏈路進行無源鏈路以及電氣特性仿真，對過孔分別進行背鉆和背鉆消盤處理，進行鏈路的插入損耗、回波損耗、阻抗特性以及眼圖仿真，觀察背鉆消盤處理對于SerDes鏈路傳輸特性的改善效果。對比發(fā)現(xiàn)，SerDes鏈路中引入過孔導致鏈路阻抗突變，信號傳輸出現(xiàn)多重反射，信號強度出現(xiàn)衰減，信號碼間串擾嚴重，信號的完整性變差。在實際的設計中，應盡量避免過孔的使用，如無法避免，可以采用背鉆和消盤處理在一定范圍內(nèi)提高SerDes鏈路阻抗一致性，提升信號質(zhì)量。

參考文獻

［1］尚文亞，劉豐滿，王海東，等.PCB布線中的過孔和電容效應分析和結構優(yōu)化［J］.現(xiàn)代電子技術，2015（16）：110-114.

［2］候瑩瑩，關丹丹.高速PCB中的過孔設計研究［J］.電子與封裝，2009（8）：25-28.

［3］陳瓊蓮.基于PCB信號完整性分析與設計［J］.科技信息，2009（3）：487-488.

（編輯 王永超）