張慧超,王亞飛,李學(xué)華
(北京信息科技大學(xué) 信息與通信工程學(xué)院,北京 100101)
近年來,隨著信息時(shí)代的迅速發(fā)展,人們對能夠支持高速數(shù)字信號準(zhǔn)確傳輸[1-3]的印刷電路板(printed circuit board,PCB)的需求越來越高。在面對高頻傳輸?shù)囊髸r(shí),確保信號能夠準(zhǔn)確地從一個電子模塊的激勵端傳輸?shù)教囟ǖ慕邮斩?已成為集成電路設(shè)計(jì)的關(guān)鍵問題[4]。
差分信號因其抗干擾性強(qiáng)且穩(wěn)定性高,被廣泛應(yīng)用于多層板的信號傳輸[5]。然而,在研究多層板的信號完整性時(shí),發(fā)現(xiàn)信號在層間傳輸時(shí)所遇到的串?dāng)_問題大多是由差分過孔引起的,這是因?yàn)檫^孔具有較大的尺寸,會導(dǎo)致阻抗不連續(xù)等問題,從而影響信號完整性[6-7]。在高速串行鏈路中,隨著頻率的增加,過孔的寄生參數(shù)對信號完整性的影響愈發(fā)嚴(yán)重。為減小信號間的串?dāng)_,需要調(diào)整過孔的物理參數(shù),如過孔的直徑和長短、反焊盤的直徑和形狀等,因其直接影響過孔的寄生參數(shù)。同時(shí),過孔的短截線也會影響信號的傳輸性能,是否設(shè)置短截線及其長度都會影響信號的衰減[8-10]。對于差分信號,其回流路徑的設(shè)計(jì)同樣至關(guān)重要,需確保差分信號的驅(qū)動路徑和返回路徑上無電氣間斷[11]。盡管優(yōu)化過孔的物理參數(shù)對于減小信號之間的串?dāng)_有很好的效果,但隨著頻率要求的提高,僅從這方面進(jìn)行優(yōu)化已經(jīng)不能完全滿足傳輸性能的要求。因此,需要從其他角度出發(fā)來改變相鄰過孔間的耦合。
本文提出了2種傾斜的差分過孔排列方案,減小多層板上垂直通孔對間的串?dāng)_。所提方案對傳統(tǒng)的差分過孔排列結(jié)構(gòu)進(jìn)行了優(yōu)化,改變了過孔的排列方式。采用基于有限元法的全波仿真軟件HFSS對方案進(jìn)行建模,研究了改變位置參數(shù)對于差分過孔間串?dāng)_的影響,通過等效電路和磁場耦合方向,定性分析了差分過孔間的串?dāng)_,最后仿真了0.1~30 GHz范圍內(nèi)所提方案的串?dāng)_抑制效果。
在高速電路中,當(dāng)不同信號層進(jìn)行通信時(shí),需要利用過孔進(jìn)行信號傳輸,如圖1所示,過孔1和過孔2為6層PCB板的單對差分過孔。該差分過孔被用于連接不同板層之間的信號,并通過微帶線建立信號傳輸通道,其中焊盤用于連接傳輸線和過孔,反焊盤則用于隔離過孔和相鄰金屬層,防止短路。
圖1 單對差分過孔排列Fig.1 Single-pair differential via arrangement
為分析差分過孔信號通道間的串?dāng)_,采用一階等效電路模型來建模。單對差分過孔對應(yīng)的一階等效電路模型如圖2所示。C1、C3為最頂層微帶線所連接焊盤與參考地的寄生電容,C2、C4為第6層微帶線所連接的焊盤與參考地的寄生電容。由于2個過孔的對稱性,所以2個上焊盤電容C1=C3,2個下焊盤電容C2=C4。Cm1為過孔對內(nèi)部頂端焊盤間的互電容,Cm2為過孔對內(nèi)部底端焊盤間的互電容,2個互電容也相等,即Cm1=Cm2。2個過孔間的互電容為Cvia,過孔間的互感為Lvia。Lvia1和Lvia2為過孔的寄生電感。
圖2 單對差分過孔的等效電路Fig.2 Equivalent circuit of single-pair differential via
2個差分過孔的互電容和互感的計(jì)算式[12]如式(1)和式(2)所示。
(1)
(2)
式中:r為過孔的半徑;l為過孔的長度;s為2個過孔間的中心距;εr為PCB板的相對介電常數(shù)。
在高速傳輸中,當(dāng)存在干擾信號時(shí),過孔間的互電容會導(dǎo)致受害線上產(chǎn)生流向兩邊的電流。過孔間的互電容Cvia越大,產(chǎn)生的感應(yīng)電流也越大。同時(shí),信號在傳輸過程中產(chǎn)生變化的磁場,會在受害線上感應(yīng)出與之相反的電壓。過孔間的互感Lvia越大,感應(yīng)電壓也越大。在差分過孔對間,磁耦合比電耦合的影響更為顯著,因?yàn)椴罘诌^孔對通常由反焊盤進(jìn)行隔離,并由環(huán)繞的接地平面進(jìn)行屏蔽。相鄰的差分過孔對間由于電磁場耦合仍會產(chǎn)生干擾,因此,差分過孔對間的互感Lm成為研究串?dāng)_的關(guān)鍵。互感Lm的大小取決于兩差分過孔對之間的物理布局和位置關(guān)系,兩差分過孔對之間最壞情況的互感近似為
(3)
式中:H為PCB板的厚度;R為2個相鄰過孔對中心之間的距離。
根據(jù)式(3)可知,兩差分過孔對的互感與過孔對間距R的平方成反比。圖3給出了傳輸差分信號時(shí),過孔周圍的磁場分布情況,磁力線的疏密反映了磁場強(qiáng)度,有助于評估串?dāng)_程度。圖3中,差分過孔對a、b、c、d的排列方式不同,分別與中間的差分過孔對構(gòu)成不同的布局方式。差分過孔對受到的串?dāng)_程度取決于穿過過孔對內(nèi)的磁力線數(shù)量??梢钥闯?即使過孔對的中心點(diǎn)位于相同的位置,過孔對所受到的差分串?dāng)_也會因過孔排列方向的改變而發(fā)生變化。對于差分過孔對a,不同的磁力線從2個過孔間穿過,越靠近干擾源,差分過孔對a受到的干擾就越多,導(dǎo)致串?dāng)_越嚴(yán)重。而差分過孔對b處的磁場較弱,因?yàn)槠渲車帕€的數(shù)量較少,所以該差分過孔對受到的串?dāng)_相對較小。對于差分過孔對c,盡管差分過孔的中心距離與b相比保持不變,但由于排列方向的不同,從c差分對的2個過孔間穿過的磁力線數(shù)量較少,這種布局設(shè)計(jì)減少了穿過差分過孔對c的磁力線的數(shù)量,從而降低了串?dāng)_。對于差分過孔對d,其軸線與磁力線平行,意味著在其2個過孔間沒有不同的磁力線穿透。這樣的排列方式使得差分過孔對d之間的串?dāng)_效應(yīng)較小。綜上分析,優(yōu)化差分過孔對的布局和間距是設(shè)計(jì)高性能電路和系統(tǒng)的關(guān)鍵。
圖3 兩對差分過孔排列方式俯視圖Fig.3 Top view of two pairs of differential via arrangement
研究兩對差分信號的傳輸特性時(shí),模態(tài)分析是至關(guān)重要的,混合模式S參數(shù)用于研究差分結(jié)構(gòu)的2種支持模式(差模模式和共模模式)以及它們之間的模式轉(zhuǎn)換。如圖4所示,將單端信號的8端口網(wǎng)絡(luò)等效成差分4端口網(wǎng)絡(luò),8端口網(wǎng)絡(luò)的單端端口1和3是差分端口1,單端端口2和4是差分端口2,單端端口5和7是差分端口3,單端端口6和8是差分端口4。
圖4 兩對差分信號線的端口圖Fig.4 Port diagram of two pairs of differential signal lines
在該系統(tǒng)下,定義差分端口1為激勵端口時(shí),差分端口4的輸出增益Sdd41表示差分遠(yuǎn)端串?dāng)_,差分端口3的輸出增益Sdd31表示差分近端串?dāng)_?;旌夏P蜕⑸鋮?shù)矩陣SM由單端散射參數(shù)矩陣S計(jì)算得出,如式(4)所示。
SM=M·S·M-1
(4)
式中:M為模式轉(zhuǎn)換矩陣,如式(5)所示。
(5)
通過式(4)得到差分遠(yuǎn)端串?dāng)_Sdd41和差分近端串?dāng)_Sdd31:
(6)
Sdd31=0.5[S51-S53-(S71-S73)]
(7)
由上述公式可知,當(dāng)對應(yīng)的單端口間的耦合水平相近時(shí),計(jì)算出的串?dāng)_結(jié)果就小,理論上存在串?dāng)_為零的差分過孔排列方案,即2對差分過孔呈完全正交且對稱地排列,此時(shí)磁力線與受害差分過孔對的軸線平行。然而在實(shí)際應(yīng)用中,由于2對平行的差分傳輸線的走線限制,所以,需要提出其他合適的布局方案來減小2個過孔對間的串?dāng)_。
根據(jù)以上分析,本節(jié)提出了通過優(yōu)化差分過孔對間的幾何布局來減小串?dāng)_的方案。在高速互連中通常使用平行正交的差分過孔對的布局方式,如圖5(a)所示,以方案A代指這種布局方式。但是隨著頻率增加,該種差分信號對之間的串?dāng)_水平顯著增加。本文提出的2種傾斜排列的差分過孔結(jié)構(gòu)如圖5(b)、(c)所示,分別為單對傾斜過孔方案(方案B)和兩對傾斜過孔方案(方案C)。方案B是在方案A的基礎(chǔ)上,不改變差分對內(nèi)通孔間距和2個差分通道的間距,其最左端的差分通孔從x軸負(fù)方向到y(tǒng)軸負(fù)方向作了45°角的偏移。方案C則是將2對平行的差分過孔都做了與方案B同樣的傾斜處理。
圖5 三種差分過孔排列方案Fig.5 Three differential via arrangement schemes
通過磁場分布來研究以上3種方案中相鄰差分過孔對間的耦合程度。根據(jù)右手螺旋定則,當(dāng)相鄰的2組垂直過孔上的電流流經(jīng)時(shí),產(chǎn)生的磁場方向是一致的,會導(dǎo)致嚴(yán)重的互干擾,感應(yīng)電壓UN如式(8)所示。
(8)
式中:M為互感系數(shù),其大小取決于干擾源和受害電路的環(huán)路面積、方向、距離以及兩者之間有無電磁屏蔽;is是干擾源回路中的電流。
因此,為了減小串?dāng)_,可以通過改變過孔的排列布局來減小互感系數(shù),從而降低差分過孔對之間的磁場耦合。圖6為上述3種差分過孔排列方案周圍磁場的大致分布,圖中方案A由于兩對過孔的磁場方向一致,導(dǎo)致了更強(qiáng)的磁場耦合和串?dāng)_。圖中方案B展示了單對傾斜過孔排列的情況,2個過孔對的磁場方向以45°相交,能夠減小磁場的耦合效應(yīng)和串?dāng)_,當(dāng)信號通過第一對過孔時(shí),它所產(chǎn)生的磁場與第二對過孔的磁場耦合較小。圖中方案C的2對過孔傾斜排列的布局進(jìn)一步改變了過孔的磁場方向,每對過孔的磁場方向相互正交,可以有效地減小磁場的交叉耦合。通過磁場分析,可以定性地評估不同布局方案對串?dāng)_的影響。
圖6 三種差分過孔排列方案的磁場分布Fig.6 Magnetic field distribution of three differential via arrangement schemes
利用HFSS軟件對所提出的差分過孔排列方案的傳輸性能進(jìn)行仿真,通過0.1~30 GHz的掃頻求解方式計(jì)算出兩差分對對應(yīng)的四端口網(wǎng)絡(luò)的S參數(shù)。同時(shí)使用集成電路設(shè)計(jì)軟件ADS聯(lián)合HFSS計(jì)算四端口網(wǎng)絡(luò)的插損串?dāng)_比(insertion crosstalk ratio,ICR)和集成串?dāng)_噪聲(integrated crosstalk noise,ICN),以驗(yàn)證所提方案的有效性和可靠性。
如圖7所示,通過HFSS建立了平行正交過孔模型和2種傾斜過孔模型,其中模型A、模型B、模型C分別與方案A、方案B、方案C相對應(yīng)。模型采用0.8 mm厚的6層板,其中1、3、6為信號層和電源層,其他層為參考層或電源層。板材為FR4,其相對介電常數(shù)為4.4。差分過孔直徑為0.6 mm,反焊盤直徑為0.8 mm。差分對內(nèi)兩過孔的中心間距為0.8 mm,相鄰差分對中心點(diǎn)之間的水平間距為1.7 mm。頂層和底層的微帶線寬度均為0.1 mm,設(shè)定差分端口1和差分端口3為激勵端,差分端口2和差分端口4為接收端。
圖7 三種模型的3D示意圖Fig.7 3D schematic diagrams of three models
圖8給出了3種模型的串?dāng)_仿真結(jié)果。圖8(a)對比了3種模型的遠(yuǎn)端串?dāng)_。在低于15 GHz的頻帶內(nèi),模型B的差分遠(yuǎn)端串?dāng)_最小,模型A的差分遠(yuǎn)端串?dāng)_小于模型C。而在超過15 GHz的頻帶內(nèi),模型B和C的差分遠(yuǎn)端串?dāng)_都小于模型A。圖8(b)給出了3種模型的差分近端串?dāng)_對比結(jié)果。在頻率低于5 GHz的情況下,模型A的差分近端串?dāng)_小于模型C。而在頻率高于5 GHz的情況下,模型B和C的差分近端串?dāng)_均小于模型A。在低于25 GHz的頻帶內(nèi),模型B的近端串?dāng)_小于模型C;而在25~30 GHz頻帶內(nèi)則相反。在頻率為30 GHz時(shí),模型B的Sdd41為-49.5 dB,Sdd31為-36.1 dB,相比于模型A,差分遠(yuǎn)端串?dāng)_和差分近端串?dāng)_分別降低了21.3 dB和6.9 dB。同時(shí),模型C的Sdd41為-38.7 dB,Sdd31為-44.6 dB,差分遠(yuǎn)端串?dāng)_和差分近端串?dāng)_比模型A分別降低了10.5 dB和15.5 dB。綜上所述,在高頻帶內(nèi),2種傾斜排列的差分過孔方案都能夠顯著降低串?dāng)_。
圖8 三種模型的串?dāng)_曲線對比Fig.8 Comparison of crosstalk curves of three models
圖9對比了Sdd21和Sdd11。Sdd21描述了差分信號在傳輸過程中的損耗,Sdd11反映了差分信號傳輸中產(chǎn)生的反射信號的能量大小。通過結(jié)果對比發(fā)現(xiàn),相較于模型A,模型B在傳輸性能方面表現(xiàn)較好,同時(shí)信號反射水平較低;與此同時(shí),2種傾斜過孔方案在傳輸性能曲線上表現(xiàn)出非常相似的趨勢,表明其傳輸性能相近。
圖9 三種模型的傳輸性能曲線對比Fig.9 Comparison of transmission performance curves of three models
時(shí)域反射(time domain reflectometry,TDR)參數(shù)顯示信號在傳輸線上的阻抗變化情況,當(dāng)TDR曲線出現(xiàn)向下的尖峰時(shí),表明此處是由于過孔的寄生電容導(dǎo)致的阻抗減小,是信號的主要反射點(diǎn)。圖10給出了3種模型對應(yīng)的TDR曲線。結(jié)果表明,傾斜排列過孔方案的阻抗變化幅度更小,意味著引起的信號反射較少。
圖10 三種模型的時(shí)域TDR曲線對比Fig.10 Comparison of time-domain TDR curves of three models
ICR是衡量信號傳輸中插入損耗與串?dāng)_之間關(guān)系的指標(biāo),較高的ICR值表示較小的信號損耗和干擾。使用ADS軟件進(jìn)行計(jì)算,以差分端口2為例計(jì)算各端口對該端口的干擾,得到結(jié)果如表1所示。通過對比發(fā)現(xiàn),在0.1~30 GHz的范圍內(nèi),單對傾斜排列過孔結(jié)構(gòu)的ICR值更高,表明該種傾斜排列的差分過孔具有更高的可靠性。
表1 0.1~30 GHz頻帶內(nèi)ICR值對比Table 1 Comparison of ICR values in 0.1~30 GHz band
除此之外,為了量化串?dāng)_的時(shí)域電平,本節(jié)還引入了ICN指標(biāo),通過對信號波形進(jìn)行積分計(jì)算,從而對串?dāng)_電平量化評估。ICN的值越大,表明串?dāng)_電平越高。圖11給出了在符號速率為30 GBd時(shí),3種不同方案的ICN情況??梢钥吹?與模型A和模型C相比,模型B的各個端口的串?dāng)_電平最低,ICN低了約10%~20%。
圖11 三種模型各端口ICN對比Fig.11 Comparison of ICN at each port of three models
以上仿真結(jié)果表明,在0.1~30 GHz的頻帶內(nèi),模型B的綜合性能優(yōu)于其他2種模型。所提出的單對傾斜差分過孔的排列方案在0.1~30 GHz的頻段內(nèi)表現(xiàn)出了良好的串?dāng)_抑制能力,且沒有犧牲其傳輸性能。與其他現(xiàn)有排列結(jié)構(gòu)相比,本文提出的單對傾斜過孔方案在高速PCB設(shè)計(jì)中更具優(yōu)勢。
本文在保持過孔間距不變的情況下將差分過孔偏移放置,提出了2種傾斜排列的差分過孔方案以降低串?dāng)_。與傳統(tǒng)平行正交的差分過孔排列方案相比,傾斜排列的差分過孔能夠顯著降低串?dāng)_,特別是在頻率為30 GHz時(shí),單對傾斜排列方案的差分遠(yuǎn)端串?dāng)_和差分近端串?dāng)_分別降低了21.3 dB和6.9 dB,兩對傾斜排列方案的差分遠(yuǎn)端串?dāng)_和差分近端串?dāng)_分別降低了10.5 dB和15.5 dB。此外,2種傾斜排列的過孔在布局時(shí)占用更少的空間,有益于高密度的PCB設(shè)計(jì)。綜上所述,所提的2種差分過孔排列方案在抑制串?dāng)_上具有一定的優(yōu)勢,可以為高速電路設(shè)計(jì)提供參考。