高曉峰

【摘要】 本文從背板介紹、背板設(shè)計理論、背板設(shè)計考慮因數(shù)、背板的測試驗(yàn)證四個方面介紹了通訊背板設(shè)計，并穿插一些作者多年的背板設(shè)計經(jīng)驗(yàn)于文章當(dāng)中。

【關(guān)鍵詞】背板 協(xié)議 信號完整性 過孔 殘段 S參數(shù)

現(xiàn)代通訊設(shè)備中，背板為同一設(shè)備中的各模塊之間提供物理和電氣互連。隨著技術(shù)的發(fā)展以及用戶對帶寬需求的激增，通訊設(shè)備中線卡與交換卡之間數(shù)據(jù)鏈路速率越來越高，對背板傳輸速率的極限不斷進(jìn)行著挑戰(zhàn)。本文結(jié)合作者多年通訊背板設(shè)計經(jīng)驗(yàn)，對通訊背板設(shè)計進(jìn)行了總結(jié)，并給出設(shè)計建議。

一、背板簡介

背板通常由PCB和連接器簡單組成，可分為混裝背板、單面壓接背板、雙面壓接背板、埋盲孑L結(jié)構(gòu)背板、標(biāo)貼連接技術(shù)背板以及光導(dǎo)背板、Cable連接背板等，目前使用量最大的還是前三代傳統(tǒng)背板。

通訊背板的交換拓補(bǔ)結(jié)構(gòu)主要有星型和Mesh結(jié)構(gòu)，其中雙星結(jié)構(gòu)采用兩個互為備份的交換槽來滿足高性能需求，從而成為一種普遍采用的結(jié)構(gòu)。

背板協(xié)議有很多，如PCI、PCI-E等等，通訊背板常用協(xié)議也有很多，如數(shù)據(jù)產(chǎn)品使用較多的是美國Broadcom公司專利總線技術(shù)HIGIG、HIGIG+、HIGIG2協(xié)議，而傳輸產(chǎn)品中使用較多的是IEEE標(biāo)準(zhǔn)委員會制訂的以太網(wǎng)背板協(xié)議。

IEEE標(biāo)準(zhǔn)委員會于2007年頒布了lGb/lOGb速率的以太網(wǎng)背板協(xié)議標(biāo)準(zhǔn)802.3AP，于2011年起草了關(guān)于40Gb/lOOGb背板和銅纜的標(biāo)準(zhǔn)802.3BJ，預(yù)計2014年頒布。

二、背板設(shè)計理論

背板設(shè)計目標(biāo)是滿足系統(tǒng)需求和背板標(biāo)準(zhǔn)，需要關(guān)注：

SI（ Singal Integrity），信號完整性：SI研究如何保證信號質(zhì)量，以要求的時序、持續(xù)時間、電壓幅值及單調(diào)性到達(dá)接收芯片管腳。信號完整性是系統(tǒng)穩(wěn)定工作的基礎(chǔ)，隨著數(shù)據(jù)速率超出lGbps水平，背板信號完整性要求越來越高，主要包括：由阻抗不匹配引起的反射、由兩條信號線之間通過互感和互容引起線上噪聲而產(chǎn)生的串?dāng)_、由電路中大電流涌動產(chǎn)生的地彈、由高頻電流感應(yīng)磁場在導(dǎo)線中心區(qū)域感應(yīng)而產(chǎn)生的趨膚效應(yīng)、由絕緣材料在交變電場作用下引起的介質(zhì)損耗等。

PI（ Power Integrity），電源完整性：PI要求提供一個穩(wěn)定的電壓參考和均勻分布的電源。造成電源不穩(wěn)定的原因在于器件高速開關(guān)狀態(tài)下的瞬間電流過大和電流回路存在電感，表現(xiàn)為同步開關(guān)噪聲、非理想電源阻抗影響和諧振級邊緣效應(yīng)。

2.1傳輸線分布參數(shù)電路理論

傳輸線可分短線和長線，短線只起連接導(dǎo)線的作用，而長線產(chǎn)生如下分布參數(shù)效應(yīng)：

導(dǎo)線流過電流時引起的發(fā)熱，導(dǎo)線具有分布電阻效應(yīng);

導(dǎo)線流過電流時周圍存在高頻磁場，導(dǎo)線具有分布電感效應(yīng);

兩根導(dǎo)線電流去線和回線間有電場，導(dǎo)線間存在分布電容效應(yīng);

兩根導(dǎo)線周圍介質(zhì)非理想絕緣，存在漏電流，導(dǎo)線間形成并聯(lián)電導(dǎo)效應(yīng);

在高頻時，傳輸線形成分布參數(shù)電路，必須用分布參數(shù)電路理論分析。

2.2背板PCB板材參數(shù)

目前最常用的PCB板材還是普通FR4（環(huán)氧樹脂玻璃板），設(shè)計者關(guān)心的兩個參數(shù)是介電常數(shù)Dk（εr）和介質(zhì)損耗因數(shù)Df（tanδ），前者影響信號傳播速率、時延和傳輸線特性阻抗，后者表示電介質(zhì)材料在交變電場作用下因?yàn)榘l(fā)熱而消耗的能量，其數(shù)值越小，漏電導(dǎo)越小，信號衰減越小。

2.3背板PCB疊層

PCB疊層確定了傳輸線的基本結(jié)構(gòu)形式，單接地板介質(zhì)的微帶傳輸線和雙接地板介質(zhì)的帶狀傳輸線，兩者比較如下：

2.4背板PCB性能影響因素

2.4.1傳輸線效應(yīng)

在傳輸線上距終端的輸入阻抗用Zin表示;距終端x的反射系數(shù)定義為該處反射波與入射波電壓相量或電流相量之比，用n表示;特性阻抗用Zc表示;終端負(fù)載阻抗用ZI表示;電磁波波長用λ表示，可得出如下結(jié)論：

當(dāng)終端負(fù)載Zl=Zc時，Zin （x）= Ze，n（x）=0，傳輸線上反射波不存在，稱為終端阻抗和傳輸阻抗匹配;

終端短路時，Zl=0，在終端和距離終端距離為x=kλ/2（為整數(shù)）的各點(diǎn)處，輸入阻抗最小為0，而在離開終端距離為x=（2k+l）λ/4的各點(diǎn)處，輸入阻抗出現(xiàn)最大值;

終端開路時，Zl=o。，與終端短路相反，在終端和距離終端距離為x=kλ/2（k為整數(shù)）的各點(diǎn)處，輸入阻抗出現(xiàn)最大值，而在離開終端距離為x=（2k+l）λ/4的各點(diǎn)處，輸入阻抗出現(xiàn)最小值0。

2.4.2分布電容效應(yīng)

對于完整的信號網(wǎng)絡(luò)，器件的10管腳、10管腳到過孔的短線、過孔、連接器、走線拐角、過孑L殘段（via stub）等因素，因?yàn)榻Y(jié)構(gòu)尺寸小都可以等效為一個集中電容負(fù)載處理，即存在分布電容，分布電容降低了信號的等效特性阻抗，扮演低通濾波器的角色，使信號邊沿變緩、延遲增大，并引起反射。

由于布局、布線過程的影響和多點(diǎn)連接環(huán)境下的負(fù)載傳輸線的有效阻抗Zo會減少，傳輸線的傳送速度也會降低，典型情況下，每增加一個插槽，接收器的分布電容（總的負(fù)載電容除以PCB線的長度）Cd都會增加，每增加一個過孔，Cd都會增加0.3 U 0.8pf，所以傳輸線上的分布式電容負(fù)載會減小其特性阻抗值，傳輸速度下降。

過孔殘段引起信號反射，在低速應(yīng)用時這種效應(yīng)微不足道，但在高速應(yīng)用中，信號頻率越高，殘段越長，反射也越嚴(yán)重。

2.4.3走線串?dāng)_

在可控阻抗傳輸線上，導(dǎo)體有很寬的均勻返回路徑，相對的容性耦合和感性耦合大小相當(dāng)。信號的返回路徑為均勻平面時是實(shí)現(xiàn)最低串?dāng)_的最佳結(jié)構(gòu)，一旦使返回路徑的均勻平面發(fā)生變化，就會增加兩個傳輸線之間的耦合噪聲，如當(dāng)信號經(jīng)過接插件且多個信號共用的返回路徑不是很寬的平面而是引腳時，感性耦合噪聲比容性耦合噪聲增加的要多。

串?dāng)_主要產(chǎn)生兩種危害：一是使傳輸線的特征阻抗和速度發(fā)生改變，影響系統(tǒng)級時序和信號完整性，改變總線的整體性能;二是串?dāng)_在其它傳輸導(dǎo)體引起的感應(yīng)噪聲會降低信號的噪聲容限。

串?dāng)_與騷擾信號的Tr、耦合長度、信號線地/線線耦合距離和信號端接都相關(guān)，保證關(guān)鍵信號之間的最少兩倍間距是保證串?dāng)_不超過噪聲容限的一個有效經(jīng)驗(yàn)。

2.4.4背板連接器

連接器管腳間存在互感、互容，特別是互感，是引起串?dāng)_的主要原因，在連接器的中間增加布地能減少串?dāng)_;連接器管腳存在自感，會降低信號速率，產(chǎn)生EMI，給每個連接器提供一個低電感的返回電流路徑，分離或排除遠(yuǎn)端返回電流路徑;連接器也存在分布電容，影響信號速率和阻抗連續(xù)性。

三、背板設(shè)計考慮

3.1背板板材選擇

選擇高速背板使用的PCB板材時需要考慮板材的介電常數(shù)Dk （εr）和介質(zhì)損耗因數(shù)Df（tanδ），高速板材突出優(yōu)點(diǎn)是高頻介質(zhì)損耗較小。

在PCB線路中的信號傳輸損失，與使用的頻率、基板材料的介電常數(shù)、介質(zhì)損失角正切成正比的關(guān)系，當(dāng)所使用的頻率越高時，信號傳輸損失就越大。因此，要實(shí)現(xiàn)高速、低能量損耗與小的傳輸時間延時的要求，需要基板材料為低Dk （εr）、低Df（tanδ）。當(dāng)然也需要結(jié)合價格和高頻兩者進(jìn)行合理的板材選擇。

從筆者實(shí)際工作中的測試結(jié)果來看，普通的FR4板材S1170可以基本滿足RXAUI（ 3.125GHz）及以下速率背板要求;增強(qiáng)型FR4板材TUC872 SLK SP可以基本滿足100GBASE-KR4背板要求。

3.2背板連接器選擇

背板連接器的速率和價格成正比的關(guān)系，都需考慮。RXAUI速率以上的信號，建議需要進(jìn)行背板數(shù)據(jù)仿真和測試。

局端設(shè)備背板設(shè)計中常用的連接器主要有以下幾種：

普通2MM連接器：多用于頻率較低的場合;

ZD高速背板連接器：目前普遍使用在3.125G背板上。連接器直列式的信號及接地端子設(shè)計使得布線簡單經(jīng)濟(jì)，有防差錯設(shè)計，結(jié)構(gòu)堅(jiān)固，行距較寬，走線空間充足，但單位面積有效信號較其他高速連接器少，需占用較多的空間;

AIRMAX高速背板連接器：頻率范圍0-12.5GHZ。該連接器利用空氣作為電介質(zhì)來保證良好的阻抗匹配和信號完整性，因去掉了傳統(tǒng)背板連接器的銅屏蔽片，結(jié)構(gòu)稍顯單薄;

GBX高速背板連接器：頻率范圍O-lOGHZ。該連接器能夠根據(jù)需要配置密度，如部分損壞，不用更換整個器件，只需要變換相應(yīng)壞針，但插針和屏蔽針腳較軟。

Xcede高速背板連接器：頻率范圍0-20GHZ。該連接器具有當(dāng)今連接器的最高密度，具有完備的導(dǎo)向、背板和電源總線模塊，可減少布線層和整理擁擠的布線區(qū)域。

3.3背板疊層設(shè)計

背板疊層基本要求上下結(jié)構(gòu)基本對稱，減少彎曲、翹板;要求提供良好的信號屏蔽，隔離信號間串?dāng)_;要求提供良好的電源層和信號回流層。

背板疊層通常采取P-s-P結(jié)構(gòu)，這種疊層結(jié)構(gòu)能夠很好地屏蔽、隔離信號串?dāng)_;信號走內(nèi)層帶狀線，很高速率的信號優(yōu)選使用緊靠BOTTOM層的走線層;應(yīng)盡量避免兩相鄰信號層的疊層，如非采用這種結(jié)構(gòu)，相鄰信號層須按照X-Y方向走線，同時增大兩相鄰層間距，減小信號層到平面層耦合距離，并盡量少走高速線;此種疊層因TOP/BOT層無屏蔽，因此不建議走高速線，但是可以作為電源層使用。

3.4走線參數(shù)設(shè)計要求

3.4.1阻抗控制

精確的阻抗控制可獲得良好的端接效果，減小反射，改善信號質(zhì)量，設(shè)計中應(yīng)注意：差分信號通常要求100±loo/。匹配，而加工誤差通常也在±10010左右，因此阻抗設(shè)計時盡量將目標(biāo)值控制在100歐姆，必要時由廠家給出設(shè)計;為減小阻抗加工誤差，在疊層時，可考慮將信號層盡量放置在上下平面層中間區(qū)域，這個位置阻抗對耦合距離的輕微變動不敏感;微帶線阻抗變化對耦合距離很敏感，較難控制，高速信號盡量走帶狀線;因不同廠家使用的板材不同，疊層厚度和介電常數(shù)都有差異，廠家需要調(diào)整疊層和走線參數(shù)，阻抗設(shè)計時必須考慮這個因素;在減少串?dāng)_前提下，如果空間允許，差分信號可考慮采用松耦合，松耦合在繞等長時，對阻抗的影響較小;減少分布電容：高速信號線盡量不要換層;高速信號線盡量圓弧走線，消除走線拐角;增大反焊盤，理論上反焊盤越大越好，實(shí)際受連接器結(jié)構(gòu)和布線因素的限制，不能影響到差分線的參考地完整性;減小過孔殘段;高速信號盡量不要打過孑L，應(yīng)優(yōu)先選擇最靠近BOTTOM層的信號層走線，如需要多個走線層，也盡量控制在靠近BOTTOM層的幾個信號層。

3.4.2減小走線串?dāng)_

串?dāng)_大小與信號上升時間、信號間耦合長度有關(guān)，與線地耦合間距和線間耦合間距有關(guān)。當(dāng)信號線間距為介質(zhì)厚度的4倍時，串?dāng)_小于1.5%，而數(shù)字信號通常要求串?dāng)_在1-3%左右。盡量使用P-S-P疊層，避免相鄰走線層信號串?dāng)_;走線盡量靠近平面層，增加與平面層耦合可降低串?dāng)_;單端和低速信號線間距可采取1-2W原則，時鐘或敏感信號根據(jù)信號速率和耦合長度可采取2-3W原則;背板不可避免有大量很長的平行走線，普通差分信號可采取3W原則，高速差分信號可考慮再增大間距;高速信號過孑L換層處，需添加換地過孔;帶狀線比微帶線有更小的串?dāng)_，盡量內(nèi)層走線;高速信號線參考地平面必須完整，減少信號回流間串?dāng)_。

3.4.3降低傳輸損耗

傳輸損耗包括傳輸線損耗和插入損耗，而傳輸線損耗包括導(dǎo)體損耗、介質(zhì)損耗、輻射損耗和鄰近效應(yīng)損耗，其中輻射損耗一般可忽略。

降低傳輸損耗的方法有：

選用插入損耗低的背板連接器;高速背板可選用介質(zhì)損耗低的高速板材;滿足時序要求下，最短距離走線是最簡便的方法;更寬的信號走線對降低損耗有一定改善;減少信號鏈路中的分布電容，改善阻抗連續(xù)性;精確的阻抗控制，降低反射是不可忽略的手段。

3.4.4背板時序約束

背板除滿足單板級時序約束外，還必須滿足系統(tǒng)的時序要求，時序約束的目的是保證信號滿足建立保持時間，有足夠的定時預(yù)算（ timing budget），高速差分線通常需要繞等長保證，常用的時序約束的手段有：

高速差分線等長必須從整個鏈路考慮，通常采取背板等長走線，背板連接器的差分管腳不等長由單板補(bǔ)償;信號速率越高，等長要求也高;理論上繞線位置是在不等長產(chǎn)生的位置，實(shí)際為布線方便通常在連接器兩端;高速差分線注意走線對稱性：過孑L位置相同、同層等長走線等等;

3.5背板特殊加工工藝

為改善信號質(zhì)量，背板加工可采用特殊加工工藝，但也大大增加了背板成本：表層信號線是微帶線，串?dāng)_比帶狀線大，不適合走高速線，可考慮采用埋人微帶線;為減小過孔電容效應(yīng)，過孔可去掉非走線層焊盤、也可采用埋孔和盲孑L;為消除背板過孔Stub，過孔可采用背鉆，將多余的過孔殘段去掉。

四、背板測試和驗(yàn)證

4.1背板阻抗測試

背板阻抗測試的目的是驗(yàn)證背板的阻抗控制情況，特別是連接器管腳、過孔處的阻抗控制，并對測試結(jié)果進(jìn)行分析和提出改進(jìn)措施。

TDR阻抗測試是根據(jù)反射原理形成的，當(dāng)一個階躍脈沖加到被測線路上，在阻抗不連續(xù)點(diǎn)會產(chǎn)生反射，根據(jù)反射系數(shù)可計算出被測點(diǎn)的阻抗大小，反射幅度和精度和信號上升時間相關(guān)。如果信號鏈路存在多個反射點(diǎn)，較遠(yuǎn)反射點(diǎn)的測試結(jié)果還受到之前反射點(diǎn)的多點(diǎn)、多重反射影響，此外較遠(yuǎn)點(diǎn)的測試結(jié)果還受到信號衰減的影響。

4.2背板眼圖測試

眼圖是由各段碼元波形疊加而成的，能直觀地表明碼間串?dāng)_和噪聲的影響，可評價一個基帶傳輸系統(tǒng)性能的優(yōu)劣：抖動大小、噪聲頻譜和誤碼率。

眼圖測試存在一定局限性，很高速率的信號沒有預(yù)加重或者即使有預(yù)加重信號接收端也可能得不到清晰的眼圖，通常要求接收芯片還要有均衡功能，但芯片并不都支持提供均衡后的眼圖。

4.3背板誤碼率測試

背板誤碼率（ BER）是衡量系統(tǒng)功能的最終尺度。

眼圖測試中，抖動分析的目標(biāo)是確定抖動對BER的影響，并保證系統(tǒng)BER低于某個最大值（E-12）。眼圖中獲得的浴缸曲線就是相對于參考時鐘給定的額定取樣時間的不同時間t上測得的BER。

高端示波器也能直接進(jìn)行BER測量，不同長度的偽隨機(jī)碼，對測試結(jié)果有影響。高速測試根據(jù)標(biāo)準(zhǔn)應(yīng)選用更長的PRBS23或PRBS31碼型。

4.4背板S參數(shù)測試

在更高的速率，單純的預(yù)加重技術(shù)已不能獲得清晰的眼圖，誤碼率測試也無法完成，而且建立在SMA轉(zhuǎn)接卡+信號源基礎(chǔ)上的眼圖和誤碼率測試只能單純評估背板的性能，并不能評估整個信號鏈路的傳輸性能。

矢量網(wǎng)絡(luò)分析儀（ VNA）能夠提取電路的相關(guān)電氣參數(shù)（傳播延時、串?dāng)_、頻率相關(guān)的電阻、電容和電感等），用VNA提取取背板的S參數(shù)，和發(fā)送、接收芯片的SPICE模型一起進(jìn)行高速仿真，才能完整評估高速鏈路的傳輸性能。

4.5背板鏈路仿真

將測得的背板S參數(shù)與信號鏈路的其他模型一起進(jìn)行完整的信號鏈路仿真。鏈路仿真的主要結(jié)果輸出有：端到端的脈沖響應(yīng)、信號接收端眼圖、接收芯片均衡后的眼圖、性能評價的最終指標(biāo)（信噪比和誤碼率，通訊系統(tǒng)一般要求誤碼率小于E-12）。信噪比和誤碼率之間有一定的轉(zhuǎn)換公式，可參考相關(guān)通信書籍。

五、結(jié)束語

隨著材料的創(chuàng)新和加工工藝的提高，背板走線速率已經(jīng)相對幾年前有了非常大的提高，目前100GBASE-KR4的研究比較熱門，但是因?yàn)槭苤朴诎宀暮图庸すに嚨膬r格，lOOGJBase-KR4的應(yīng)用還較少，芯片廠家和接插件廠家都處于觀望和儲備狀態(tài)。了解背板，特別是高速背板設(shè)計對于高速穩(wěn)定的數(shù)字系統(tǒng)設(shè)計來說是非常重要的。

參 考 文 獻(xiàn) [1] High-Speed Digital System Design（ Stephen.h.hall etc） （國外教材） [2]高速數(shù)字設(shè)計（High-speed Digital Design - Johnson& Graham）電子工業(yè)出版社 [3]周希朗編.電磁場理論與微波技術(shù)基礎(chǔ).東南大學(xué)出版社