茍錦航，黃海生，李鑫，葉小艷

GNSS接收機(jī)射頻芯片中LDO的設(shè)計(jì)

茍錦航，黃海生，李鑫，葉小艷

（西安郵電大學(xué) 電子工程學(xué)院，西安 710121）

為了降低全球衛(wèi)星導(dǎo)航系統(tǒng)（GNSS）接收機(jī)中射頻前端芯片電源噪聲對(duì)本振信號(hào)頻率干擾的影響，提出一種快速瞬態(tài)響應(yīng)、高穩(wěn)定性全片內(nèi)低壓差線性穩(wěn)壓器（LDO）：通過動(dòng)態(tài)偏置緩沖器的阻抗衰減技術(shù)以及米勒補(bǔ)償技術(shù)，對(duì)LDO進(jìn)行動(dòng)態(tài)的主極點(diǎn)跟蹤；在整個(gè)負(fù)載電流范圍內(nèi)，次極點(diǎn)推離單位增益帶寬外，保證系統(tǒng)的穩(wěn)定性；同時(shí)動(dòng)態(tài)偏置緩沖器隨負(fù)載電流變化為功率管柵極充放電，以實(shí)現(xiàn)LDO的快速瞬態(tài)響應(yīng)。該電路用于GNSS接收機(jī)中頻率綜合器（FS），基于中國臺(tái)灣積體電路制造公司的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝完成電路設(shè)計(jì)，電路輸出電壓為2.5 V，最大負(fù)載電流為3×10-1A。仿真結(jié)果表明：該LDO在輸出電容為0到2×10-10F的范圍內(nèi)均能穩(wěn)定，最小相位裕度為60.2°；當(dāng)負(fù)載電流以3×10-1A/5×10-7s跳變時(shí)，輸出電壓下沖6.5×10-2V、上沖8.3×10-2V，平均響應(yīng)時(shí)間5.3×10-7s；線性調(diào)整率為5×10-5V，負(fù)載調(diào)整率為9×10-6V，電源抑制比在1×103Hz下為-77.8 dB。

全球衛(wèi)星導(dǎo)航系統(tǒng)（GNSS）；低壓差線性穩(wěn)壓器（LDO）；米勒補(bǔ)償；極點(diǎn)追蹤；快速瞬態(tài)響應(yīng)；無片外電容

0 引言

全球衛(wèi)星導(dǎo)航系統(tǒng)（global navigation satellite system，GNSS）射頻前端芯片包括濾波器、低噪聲放大器、頻率綜合器、混頻器、可變?cè)鲆娣糯笃骱蛿?shù)模轉(zhuǎn)換器等模塊[1-2]。射頻信號(hào)經(jīng)前置濾波放大后，與頻率綜合器產(chǎn)生的正弦波本振信號(hào)混頻而下變頻為中頻信號(hào)，經(jīng)過增益放大器后數(shù)模轉(zhuǎn)換器將中頻信號(hào)轉(zhuǎn)變?yōu)殡x散時(shí)間的數(shù)字中頻信號(hào)輸送給基帶電路[3]。其中頻率綜合器中的壓控振蕩器（voltage controlled oscillator，VCO）對(duì)電源噪聲極其敏感，電源噪聲將在混頻過程中被下變頻，嚴(yán)重影響VCO的相位噪聲；而低壓差線性穩(wěn)壓器（low dropout regulator，LDO）作為單獨(dú)的電源系統(tǒng)為頻率綜合器供電，可有效提升VCO的性能[4]，因此一個(gè)與電源噪聲無關(guān)的本振信號(hào)決定著GNSS接收機(jī)系統(tǒng)的準(zhǔn)確性和穩(wěn)定性。

高性能的LDO由于其具有低噪聲、高精度、高穩(wěn)定性、結(jié)構(gòu)簡單且易于集成等特點(diǎn)，被廣泛應(yīng)用于射頻芯片或無線射頻系統(tǒng)中，為內(nèi)部各電路模塊提供穩(wěn)定而不受負(fù)載影響的電源管理系統(tǒng)。傳統(tǒng)的LDO通過選擇合適的片外電容等效串聯(lián)電阻值（equivalent series resistance，ESR）來確保多極點(diǎn)系統(tǒng)的穩(wěn)定性，為了實(shí)現(xiàn)片上系統(tǒng)的集成，無片外電容LDO成為了當(dāng)前的主流研究方向，其環(huán)路穩(wěn)定性和負(fù)載瞬態(tài)性能被認(rèn)為是設(shè)計(jì)的首要指標(biāo)[5]。文獻(xiàn)[6]采用了經(jīng)典的嵌套式米勒補(bǔ)償（nested Miller compensation，NMC）技術(shù)保證了2×10-1A系統(tǒng)靜態(tài)時(shí)的穩(wěn)定性；但當(dāng)負(fù)載突變時(shí)，其過沖電壓與響應(yīng)時(shí)間較大。文獻(xiàn)[7]在NMC技術(shù)的基礎(chǔ)上，通過大電容環(huán)路和擺率增強(qiáng)電路，保證系統(tǒng)穩(wěn)定性并改善LDO的瞬態(tài)響應(yīng)；但其功耗和電路復(fù)雜度較高，不適合低功耗系統(tǒng)的應(yīng)用。

針對(duì)無片外電容LDO的環(huán)路穩(wěn)定性以及瞬態(tài)響應(yīng)差的問題，本文基于米勒補(bǔ)償[8]技術(shù)提出具有阻抗衰減的緩沖級(jí)，通過零極點(diǎn)追蹤保證單位增益帶寬內(nèi)只有主極點(diǎn)，同時(shí)動(dòng)態(tài)偏置緩沖級(jí)額外的環(huán)路響應(yīng)功率管柵極，從而得到一款全片內(nèi)快速瞬態(tài)響應(yīng)、大帶寬、高穩(wěn)定性的LDO。

1 LDO電路設(shè)計(jì)

本文設(shè)計(jì)的低壓差線性穩(wěn)壓器由4部分組成，即誤差放大器（error amplifier，EA）、緩沖級(jí)（buffer）、P型金屬氧化物半導(dǎo)體（p-channel metal-oxide semiconductor, PMOS）功率晶體管以及反饋網(wǎng)絡(luò)，米勒電容跨接在誤差放大器輸出端和LDO輸出端形成米勒頻率補(bǔ)償。LDO屬于電壓串聯(lián)負(fù)反饋電路，電路結(jié)構(gòu)如圖1所示。圖中：IN為LDO輸入電壓；OUT為LDO輸出電壓；FB為LDO反饋電壓；BG為帶隙基準(zhǔn)電壓；M為功率管；1和2為反饋網(wǎng)絡(luò)；buffer為緩沖級(jí)等效輸出阻抗；par為功率管柵端的寄生電容；C為米勒電容；C為LDO等效輸出電容；ESR為輸出電容的寄生電阻；R為輸出端負(fù)載；0、1和2為LDO的3個(gè)極點(diǎn)。通過反饋電壓FB與基準(zhǔn)電壓BG經(jīng)過誤差放大器比較后調(diào)整功率管柵端電壓，從而穩(wěn)定輸出電壓OUT。

圖1 本文設(shè)計(jì)的LDO結(jié)構(gòu)

與傳統(tǒng)二級(jí)LDO相比，在誤差放大器和功率管之間插入緩沖級(jí)，使主極點(diǎn)分裂為2個(gè)極點(diǎn)0和1；由于米勒效應(yīng)以及緩沖級(jí)的阻抗衰減特性使得全負(fù)載電流范圍內(nèi)，主極點(diǎn)移動(dòng)至更低頻處，次極點(diǎn)移動(dòng)至更高頻率處，從而實(shí)現(xiàn)了帶寬的擴(kuò)展。LDO的極點(diǎn)為

1.1 LDO核心電路

LDO的核心電路如圖2所示。圖中：0～10為圖1中的誤差放大器EA，采用PMOS差分輸入雙端轉(zhuǎn)單端折疊式運(yùn)算放大器，可有效減少閃爍噪聲對(duì)LDO輸出噪聲的影響；11～19為圖1中的緩沖級(jí)buffer，采用動(dòng)態(tài)偏置的超級(jí)源跟隨器，利用其阻抗衰減特性降低其輸出阻抗buffer；圖1中的反饋網(wǎng)絡(luò)1和2采用二極管連接的晶體管M1與M2，這樣可以有效節(jié)省芯片面積，實(shí)現(xiàn)片上集成；C跨接在折疊式運(yùn)放與穩(wěn)壓器輸出端，構(gòu)成米勒頻率補(bǔ)償；和1～3為電路提供偏置電壓。

圖2 LDO核心電路

傳統(tǒng)的源跟隨器構(gòu)成的緩沖器，其輸出阻抗為1/，其中為單個(gè)晶體管的跨導(dǎo)；而采用阻抗衰減的緩沖級(jí)，14和15與跟隨器12輸出并聯(lián)構(gòu)成負(fù)反饋結(jié)構(gòu)，可減少源跟隨器的等效輸出阻抗。緩沖器阻抗為

1.2 LDO環(huán)路穩(wěn)定性分析

由誤差放大器、緩沖器以及共源放大器功率輸出級(jí)構(gòu)成的三級(jí)結(jié)構(gòu)LDO，必然要考慮其穩(wěn)定性問題。本文采用經(jīng)典米勒補(bǔ)償，通過具有阻抗衰減的緩沖器，動(dòng)態(tài)追蹤主極點(diǎn)頻率對(duì)LDO系統(tǒng)進(jìn)行零極點(diǎn)補(bǔ)償。圖3為LDO小信號(hào)模型，圖中：第一級(jí)中的1為誤差放大器輸入管1跨導(dǎo)；第二級(jí)中的12為緩沖器等效跨導(dǎo)；ob為緩沖器等效輸出阻抗；第三級(jí)中為功率管M跨導(dǎo)；out為LDO等效輸出阻抗。

圖3 LDO小信號(hào)等效電路

通過小信號(hào)等效模型可知共有3個(gè)節(jié)點(diǎn)，通過節(jié)點(diǎn)電流法可列出節(jié)點(diǎn)方程為

式中：1為節(jié)點(diǎn)1的電壓，1=IN；2為節(jié)點(diǎn)2的電壓；3為節(jié)點(diǎn)3的電壓，3=OUT；為復(fù)頻域中的頻率量；6為6跨導(dǎo)；8為8跨導(dǎo)；o2為2阻抗；o4為4阻抗；o6為6阻抗；o8為8阻抗；o10為10阻抗。

解得LDO主體電路的傳遞函數(shù)為

式中v為LDO的低頻直流電壓增益。

由式（3）可得LDO的低頻直流電壓增益為

第二級(jí)緩沖級(jí)的等效輸出跨導(dǎo)為

LDO環(huán)路的低頻主極點(diǎn)、高頻次極點(diǎn)、零點(diǎn)和單位增益帶寬分別為

當(dāng)LDO輕載時(shí)，負(fù)載電流小，功率管跨導(dǎo)減小。根據(jù)上面分析可知，緩沖級(jí)等效阻抗buffer增大，跨導(dǎo)12減小。根據(jù)式（7）可知，LDO主極點(diǎn)0`頻率增大，次極點(diǎn)頻率1`減少，次極點(diǎn)頻率2`減少， 2個(gè)極點(diǎn)靠近導(dǎo)致單位增益帶寬內(nèi)出現(xiàn)多個(gè)極點(diǎn)，通過設(shè)置合適的米勒電容C，使零點(diǎn)對(duì)次極點(diǎn)1`進(jìn)行補(bǔ)償，將次極點(diǎn)2`頻率設(shè)置在大于BW單位增益帶寬外，即2`≥BW，從而保證單位增益帶寬內(nèi)只有1個(gè)主極點(diǎn)。同理，當(dāng)LDO重載時(shí)，負(fù)載電流增大，增大，buffer衰減，12增大。根據(jù)式（7）可知，LDO主極點(diǎn)0`頻率減小，次極點(diǎn)頻率1`增大，零點(diǎn)頻率增大，次極點(diǎn)與零點(diǎn)動(dòng)態(tài)追蹤主極分裂，保證單位增益帶寬內(nèi)只有1個(gè)主極點(diǎn)。由此可得LDO輸出負(fù)載C的范圍為

圖4為LDO零極點(diǎn)追蹤位置分布，圖中RE為復(fù)平面實(shí)軸；IM為復(fù)平面虛軸；o為復(fù)平面原點(diǎn)。由圖可看出上述零極點(diǎn)補(bǔ)償使得單位增益帶寬內(nèi)LDO為單極點(diǎn)系統(tǒng)。

因此，本文提出的基于米勒效應(yīng)的零極點(diǎn)追蹤頻率補(bǔ)償技術(shù)在不同的輸出電容C下LDO均能保持穩(wěn)定。當(dāng)LDO驅(qū)動(dòng)容性負(fù)載時(shí)，若LDO處于輕載狀態(tài)時(shí)，負(fù)載電流較小導(dǎo)致過小，此時(shí)2`≤BW，系統(tǒng)單位增益帶寬內(nèi)出現(xiàn)多個(gè)極點(diǎn)導(dǎo)致系統(tǒng)振蕩。因此為保證LDO不產(chǎn)生振蕩，當(dāng)LDO驅(qū)動(dòng)容性負(fù)載時(shí)，應(yīng)取最小負(fù)載電流為1 mA。

1.3 瞬態(tài)響應(yīng)分析

傳統(tǒng)的LDO在輸出端具有數(shù)量級(jí)為微法級(jí)的片外電容，以達(dá)到穩(wěn)定系統(tǒng)的目的。擺脫大片外電容的LDO雖然節(jié)省了芯片面積，提高了集成度，但是電源抑制和負(fù)載響應(yīng)能力會(huì)降低。當(dāng)負(fù)載階躍突變時(shí)，輸出端電容無法提供或吸收瞬時(shí)電流，LDO將在響應(yīng)時(shí)間內(nèi)在輸出端產(chǎn)生一個(gè)電壓跳變[9]。當(dāng)LDO由重載跳變?yōu)檩p載時(shí)產(chǎn)生過沖電壓為

式中：MAX為過沖電壓；R為LDO環(huán)路響應(yīng)時(shí)間；load為負(fù)載電流；sr為誤差放大器的壓擺率時(shí)間；sr為誤差放大器的充放電電流；par為功率管柵端充放電電壓。由式（10）可知，在無片外電容的情況下只能通過減小LDO的環(huán)路響應(yīng)時(shí)間來抑制輸出電壓的跳變[10]，這就要求LDO具有大的環(huán)路帶寬BW和大的充放電電流sr[11]。

本文提出帶動(dòng)態(tài)偏置電流的超級(jí)源跟隨器，在擴(kuò)展LDO帶寬BW的同時(shí)可提高功率管柵端的擺率電流sr。當(dāng)LDO由輕載向重載跳變時(shí)，LDO輸出電壓下降，由反饋電壓經(jīng)誤差放大器后輸出電壓降低，緩沖器輸入電壓降低，以及動(dòng)態(tài)偏置單元15～19鏡像負(fù)載電流導(dǎo)致11管漏電流增大[12]，M14管柵壓升高后導(dǎo)通在M柵極形成放電電流，M柵極電壓能夠更快地減小，從而提高LDO的瞬態(tài)響應(yīng)能力。同理，當(dāng)LDO由重載向輕載跳變時(shí)，LDO輸出電壓上升，由反饋電壓經(jīng)誤差放大器后輸出電壓升高，緩沖器輸入電壓升高，將14管關(guān)斷，同時(shí)恒流源11向功率管柵端充電，形成充電電流，將功率管柵端電壓升高，從而快速降低LDO輸出電壓，快速形成負(fù)反饋機(jī)制。

2 LDO電路仿真

采用中國臺(tái)灣積體電路制造股份有限公司（Chinese Taiwan Semiconductor Manufacturing Company Limited，TSMC）1.8×10-5m互補(bǔ)金屬氧化物半導(dǎo)體（complementary metal-oxide-semiconductor，CMOS）工藝，在楷登（Cadence）環(huán)境下的斯佩克特雷（Spectre）仿真工具進(jìn)行電路仿真。圖5和圖6為電源輸入電壓為3.3 V、輸出電壓為2.5 V時(shí)，LDO在1×10-4A和3×10-1A負(fù)載電流下的頻率響應(yīng)曲線。仿真結(jié)果表明，LDO的單位增益帶寬約為1.936×10-7Hz，最小相位裕度為60.2°。由此可知在全負(fù)載范圍內(nèi)，LDO系統(tǒng)具有很好的穩(wěn)定性。

圖5 1×10-4 A負(fù)載電流下LDO的幅頻特性

圖6 3×10-1A負(fù)載電流下LDO的幅頻特性

圖7為1×10-4、5×10-2和3×10-1A負(fù)載電流下輸出電容C從0到2×10-10F變化時(shí)，LDO的環(huán)路相位裕度變化曲線。由仿真結(jié)果可知：負(fù)載電流為為1×10-4A、輸出負(fù)載電容為2×10-10F時(shí)，LDO最小相位裕度約為40°；負(fù)載電流為5×10-2A時(shí)，最小相位裕度為81°；負(fù)載電流為3×10-1A時(shí)，最小相位裕度為86°。

圖7 不同輸出負(fù)載電容時(shí)LDO的相位裕度

圖8和圖9分別為LDO負(fù)載電流在5×10-7s的時(shí)間內(nèi)，負(fù)載電流跳變時(shí)LDO負(fù)載響應(yīng)仿真曲線。仿真結(jié)果表明，LDO穩(wěn)定時(shí)輸出電壓為2.5 V，當(dāng)負(fù)載電流從1×10-4A跳變?yōu)?×10-1A，即由輕載跳變?yōu)橹剌d時(shí)，輸出電壓最大下沖6.5×10-2V；當(dāng)負(fù)載電流從3×10-1A跳變?yōu)?×10-4A，即由重載跳變?yōu)檩p載時(shí)，輸出電壓最大過沖8.3×10-2V，平均響應(yīng)時(shí)間約為5.3×10-7s，具有良好的瞬態(tài)響應(yīng)性能。

圖8 LDO負(fù)載電流變化曲線

圖9 LDO的瞬態(tài)響應(yīng)曲線

圖10為LDO的線性調(diào)整率和負(fù)載調(diào)整率的仿真曲線。仿真結(jié)果表明，LDO在2.5 V輸出下，輸出電壓從2.8 V變化為3.8 V，線性調(diào)整率為5×10-5V；負(fù)載電流從1×10-4A變化為3×10-1A，負(fù)載調(diào)整率為9×10-6V。圖11為LDO的電源電壓抑制仿真曲線。仿真結(jié)果表明，LDO在1×103Hz處電源抑制比為-77.8 dB。

圖10 線性調(diào)整率與負(fù)載調(diào)整率仿真曲線

圖11 電源電壓抑制比

表1為本文設(shè)計(jì)的LDO與文獻(xiàn)[9,11]2款接收機(jī)射頻芯片中的LDO指標(biāo)對(duì)比，從表中可以看出，本文設(shè)計(jì)的LDO具有更高的負(fù)載電流，且在瞬態(tài)響應(yīng)、系統(tǒng)穩(wěn)定性方面具有一定的優(yōu)勢(shì)，可滿足接收機(jī)系統(tǒng)中電源管理單元的需求。

表1 LDO的性能比較

3 結(jié)束語

本文提出一種基于米勒補(bǔ)償?shù)娜瑑?nèi)、快速瞬態(tài)響應(yīng)低壓差線性穩(wěn)壓器電路，通過具有阻抗衰減的緩沖級(jí)、動(dòng)態(tài)零極點(diǎn)追蹤技術(shù)實(shí)現(xiàn)了全負(fù)載范圍內(nèi)的系統(tǒng)穩(wěn)定性。采用臺(tái)積電CMOS工藝進(jìn)行設(shè)計(jì)，仿真結(jié)果表明，在電壓為3.3 V時(shí)，輸出電壓2.5 V，電路最大負(fù)載電流可達(dá)3×10-1A，全負(fù)載范圍內(nèi)LDO最小相位裕度為60.2°，響應(yīng)時(shí)間為5.3×10-7s，可滿足GNSS接收機(jī)射頻芯片中的電源管理單元的設(shè)計(jì)要求，也可應(yīng)用于其他片上系統(tǒng)。

[1] 賈棟棟, 黃海生, 李鑫, 等. GNSS接收機(jī)FLASH ADC中比較器的設(shè)計(jì)[J]. 導(dǎo)航定位學(xué)報(bào), 2022, 10(1): 116-120.

[2] 何墨淵, 馮文全, 張杰斌. 一種小型化抗干擾導(dǎo)航接收機(jī)的系統(tǒng)設(shè)計(jì)[J]. 導(dǎo)航定位學(xué)報(bào), 2019, 7(1): 93-97.

[3] 蔡艷輝, 胡銳, 程鵬飛, 等. 一種基于FPGA+DSP的北斗兼容型高精度接收機(jī)系統(tǒng)設(shè)計(jì)[J]. 導(dǎo)航定位學(xué)報(bào), 2013, 1(2): 1-6.

[4] 歐陽翔, 毛毳, 陳東坡. 新型全集成CMOS射頻接收器低噪聲電源系統(tǒng)[J]. 電子測(cè)量技術(shù), 2009, 31(1): 21-23.

[5] TANG J, LEE J, ROH J. Low-power fast-transient capacitor-less LDO regulator with high slew-rate class-AB amplifier[J]. Transactions on Circuits and Systems II, 2019, 66(3): 462-466.

[6] 康瑞, 代國定, 李沉沉, 等. 基于反嵌套共源共柵米勒補(bǔ)償?shù)腖DO設(shè)計(jì)[J]. 微電子學(xué)與計(jì)算機(jī), 2018, 35(11): 20-23.

[7] 寧志華 , 何樂年, 劉磊, 等. 一種低功耗、高穩(wěn)定性的無片外電容線性穩(wěn)壓器[J]. 電路與系統(tǒng)學(xué)報(bào), 2009, 14(2): 84-89.

[8] GWANG S K, JAE K P, GOO-HAN K. Capacitor-less low-dropout (LDO) regulator with 99. 99% current efficiency using active feedforward and reverse nested miller compensations[J]. IEEE Access, 2019, 7(10): 98630-98638.

[9] 蔡為鋮. 一種集成于射頻芯片的低噪聲LDO設(shè)計(jì)[D]. 成都: 電子科技大學(xué), 2017.

[10] 鄺小飛, 孫丹, 李龍弟. 基于高壓擺率誤差放大器和擺率增強(qiáng)電路的無片外電容LDO[J]. 固體電子學(xué)研究與進(jìn)展, 2014, 34(4): 387-391.

[11] 鮑奇兵. 集成于GPS射頻芯片的LDO設(shè)計(jì)[D]. 西安: 西安電子科技大學(xué), 2009.

[12] 茅欣彧, 汪西虎, 姚和平, 等. 基于負(fù)載跟蹤技術(shù)的低漏失大電流LDO的設(shè)計(jì)[J]. 電子元件與材料, 2022, 44(1): 89-95.

Design of LDO in RF chips of GNSS receivers

GOU Jinhang, HUANG Haisheng, LI Xin, YE Xiaoyan

（School of Electronic Engineering, Xi’an University of Post and Telecommunication, Xi’an 710121, China）

global navigation satellite system (GNSS); low dropout regulator (LDO); Miller compensation; pole tracking; fast transient response; non-chip capacitance

P228

A

2095-4999(2023)01-0095-07

茍錦航，黃海生，李鑫，等. GNSS接收機(jī)射頻芯片中LDO的設(shè)計(jì)[J]. 導(dǎo)航定位學(xué)報(bào), 2023, 11(1): 95-101.(GOU Jinhang, HUANG Haisheng, LI Xin, et al.Design of LDO in RF chips of GNSS receivers[J]. Journal of Navigation and Positioning, 2023, 11(1): 95-101.)DOI:10.16547/j.cnki.10-1096.20230114.

2022-05-11

陜西省重點(diǎn)研發(fā)計(jì)劃項(xiàng)目（2022GY-011）。

茍錦航（1997—），男，陜西寶雞人，碩士研究生，研究方向?yàn)槟M集成電路設(shè)計(jì)。

黃海生（1964—），男，陜西榆林人，碩士，教授，研究方向?yàn)閷Ｓ眉呻娐吩O(shè)計(jì)與系統(tǒng)研究。