李秦華 李可

摘 要：本文對(duì)當(dāng)前國(guó)內(nèi)外數(shù)字信號(hào)處理器（DSP）產(chǎn)品測(cè)試方法標(biāo)準(zhǔn)進(jìn)行研究。分析了現(xiàn)行的GJB 7705-2012《DSP測(cè)試方法》，提出了DSP內(nèi)核工作頻率測(cè)試方法、綜合性能測(cè)試方法等新方法。為開(kāi)展DSP芯片性能測(cè)試或者集成了DSP IP核的系統(tǒng)級(jí)芯片（SoC）中DSP性能測(cè)試工作提供了技術(shù)指引和支撐，為DSP相關(guān)的產(chǎn)品研發(fā)、產(chǎn)品測(cè)試驗(yàn)證提供了參考。

關(guān)鍵詞：DSP，測(cè)試方法，標(biāo)準(zhǔn)

DOI編碼：10.3969/j.issn.1002-5944.2023.08.021

0 引 言

DSP是以數(shù)字形式對(duì)信號(hào)進(jìn)行變換、估值、濾波、壓縮、增強(qiáng)等處理的專(zhuān)用芯片。DSP具備數(shù)字器件的穩(wěn)定性和可重復(fù)性等特點(diǎn)，又具備作為處理器的可編程、易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，自問(wèn)世以來(lái)，廣泛應(yīng)用于雷達(dá)、通信、信號(hào)處理、多媒體處理、自動(dòng)控制等諸多領(lǐng)域。

在DSP出現(xiàn)之前，只能通過(guò)微處理器來(lái)完成數(shù)字信號(hào)處理任務(wù)。由于運(yùn)算速度較低，微處理器無(wú)法實(shí)現(xiàn)高速實(shí)時(shí)的應(yīng)用場(chǎng)景。自1980年第一個(gè)具備硬件乘法器的DSP芯片問(wèn)世以來(lái)，隨著大規(guī)模集成電路技術(shù)的發(fā)展，DSP的設(shè)計(jì)和制造不斷取得突破，架構(gòu)從定點(diǎn)到浮點(diǎn)、單核到多核，頻率從數(shù)十MHz到1 GHz以上，乘加運(yùn)算（MAC）能力提高了幾十倍，性能不斷提升，應(yīng)用范圍不斷擴(kuò)大[1-2]。

隨著DSP的飛速發(fā)展，DSP的測(cè)試技術(shù)也在不斷進(jìn)步，但是在DSP測(cè)試方法標(biāo)準(zhǔn)方面卻沒(méi)有及時(shí)跟進(jìn)。目前，國(guó)外的DSP測(cè)試方法都是一些協(xié)會(huì)組織和商業(yè)公司提出的零散的測(cè)試規(guī)范，尚無(wú)系統(tǒng)的DSP測(cè)試方法方面的標(biāo)準(zhǔn)?，F(xiàn)行的國(guó)家標(biāo)準(zhǔn)、國(guó)家軍用標(biāo)準(zhǔn)及行業(yè)標(biāo)準(zhǔn)中針對(duì)DSP測(cè)試方法的標(biāo)準(zhǔn)只有GJB 7705-2012《DSP測(cè)試方法》。該標(biāo)準(zhǔn)于2013年實(shí)施，目的是規(guī)范軍用產(chǎn)品中使用的DSP芯片的功能、性能的測(cè)試方法，實(shí)施以來(lái)在民用DSP芯片以及DSP IP的測(cè)試中也得到了廣泛的應(yīng)用。

1 標(biāo)準(zhǔn)的主要內(nèi)容

GJB 7705-2012《DSP測(cè)試方法》參考了GJB548B-2005的獨(dú)立篇章模式，將所有測(cè)試方法進(jìn)行分類(lèi)，共劃分了四類(lèi)（1000類(lèi)：功能與電特性測(cè)試；2000類(lèi)：性能參數(shù)測(cè)試；3000類(lèi)：綜合性能測(cè)試；4000類(lèi)：接口測(cè)試），每項(xiàng)測(cè)試方法歸到這四類(lèi)，并按類(lèi)進(jìn)行編號(hào)，獨(dú)立成篇（段落），如圖1所示。

2 標(biāo)準(zhǔn)的要點(diǎn)解析

GJB 7705-2012中的測(cè)試方法是在總結(jié)DSP參數(shù)指標(biāo)體系的基礎(chǔ)上，提煉歸納出需要測(cè)試并且能夠在工程中實(shí)現(xiàn)的參數(shù)指標(biāo)的測(cè)試方法，每個(gè)測(cè)試方法有明確的測(cè)試原理、測(cè)試要求和測(cè)試步驟。這些測(cè)試方法又分為兩類(lèi)，一類(lèi)是引用或參照已有的測(cè)試方法標(biāo)準(zhǔn)，“1000類(lèi)：功能與電特性測(cè)試”和“4000類(lèi)：接口測(cè)試”就屬于這類(lèi)；另一類(lèi)是首次提出的新方法，“2000類(lèi)：性能參數(shù)測(cè)試”和“3000：類(lèi) 綜合性能測(cè)試”。

2.1 功能與電特性測(cè)試

功能和電特性測(cè)試包括：功能測(cè)試、電特性測(cè)試，測(cè)試基于自動(dòng)測(cè)試機(jī)臺(tái)進(jìn)行。功能測(cè)試規(guī)定了DSP指令集以及內(nèi)部控制部件、運(yùn)算部件、寄存器文件、外設(shè)模塊和存儲(chǔ)器等功能模塊的測(cè)試方法。電特性測(cè)試規(guī)定了DSP的靜態(tài)與動(dòng)態(tài)電特性參數(shù)的測(cè)試方法，測(cè)試方法引用了GB/T 17574-1998《半導(dǎo)體器件 集成電路 第2部分：數(shù)字集成電路》中靜態(tài)特性參數(shù)和動(dòng)態(tài)特性參數(shù)的測(cè)試方法。

2.2 性能參數(shù)測(cè)試

通過(guò)分析梳理DSP的參數(shù)指標(biāo)，結(jié)合工程實(shí)現(xiàn)方式，標(biāo)準(zhǔn)提煉了反映DSP架構(gòu)和性能最關(guān)鍵的8個(gè)參數(shù)，包括：字長(zhǎng)、頻率、功耗、同構(gòu)多核數(shù)量、多核運(yùn)算性能、快速傅里葉變換（FFT）時(shí)間、峰值乘加能力和峰值運(yùn)算能力，首次提出了基于工程測(cè)試板的測(cè)試方法，明確了測(cè)試原理，規(guī)范了測(cè)試流程。

2.2.1 字長(zhǎng)和同構(gòu)多核數(shù)量測(cè)試

字長(zhǎng)和同構(gòu)多核數(shù)量測(cè)試是通過(guò)軟件讀取DSP相關(guān)寄存器的值來(lái)實(shí)現(xiàn)的。字長(zhǎng)測(cè)試是讀取存放進(jìn)行移位操作次數(shù)和存放特殊定點(diǎn)運(yùn)算結(jié)果的通用寄存器的值來(lái)驗(yàn)證DSP通用寄存器和整數(shù)運(yùn)算部件的位寬，從而驗(yàn)證DSP的字長(zhǎng)。同構(gòu)多核數(shù)量測(cè)試是讀取存放DSP核運(yùn)行周期數(shù)的寄存器的值，通過(guò)驗(yàn)證每個(gè)DSP核運(yùn)行同一個(gè)匯編測(cè)試程序的運(yùn)行周期數(shù)是否一致來(lái)驗(yàn)證同構(gòu)DSP核的數(shù)量。

2.2.2 功耗測(cè)試

功耗測(cè)試是采用傳統(tǒng)的加壓測(cè)流方式來(lái)實(shí)現(xiàn)的。在DSP芯片的所有電壓域施加規(guī)定的電壓，運(yùn)行測(cè)試程序，測(cè)量每路電壓域的平均電流，計(jì)算得到每路電壓域的平均功耗，然后求和，得到整個(gè)DSP芯片的平均功耗。

2.2.3 頻率、多核運(yùn)算性能、FFT時(shí)間、峰值乘加能力和峰值運(yùn)算能力測(cè)試

頻率、多核運(yùn)算性能、FFT時(shí)間、峰值乘加能力和峰值運(yùn)算能力測(cè)試都是轉(zhuǎn)換為對(duì)時(shí)間的測(cè)量。通過(guò)測(cè)量測(cè)試程序的運(yùn)行時(shí)間來(lái)實(shí)現(xiàn)對(duì)頻率和運(yùn)算性能的精確測(cè)試，同時(shí)，由于運(yùn)行時(shí)間都是通過(guò)示波器直接測(cè)量得到，保證了測(cè)量結(jié)果的直觀和可朔源。

（1）FF T時(shí)間和多核運(yùn)算性能測(cè)試就是測(cè)量1024點(diǎn)或1M（1024×1024）點(diǎn)FFT程序的運(yùn)行時(shí)間。

（2）峰值乘加能力和峰值運(yùn)算能力是一個(gè)理論計(jì)算值，與DSP指令流水線結(jié)構(gòu)和頻率緊密相關(guān)。實(shí)際測(cè)試是通過(guò)測(cè)量DSP完成一定數(shù)量的乘加指令或者浮點(diǎn)/定點(diǎn)操作指令所使用的時(shí)間計(jì)算得到DSP的乘加能力和運(yùn)算能力。測(cè)試代碼根據(jù)DSP的指令流水線上指令執(zhí)行并發(fā)度編排指令，盡可能使用乘加和浮點(diǎn)/定點(diǎn)相關(guān)指令填滿指令流水線，以獲得最大的乘加和浮點(diǎn)/定點(diǎn)操作數(shù)算能力。實(shí)測(cè)的DSP乘加能力和運(yùn)算能力只能是接近理論值，實(shí)際上是反映理論值的效率。

（3）頻率測(cè)試方法是標(biāo)準(zhǔn)首次提出的周期法，解決了DSP內(nèi)核工作頻率無(wú)法直接測(cè)量或者測(cè)量結(jié)果無(wú)法朔源的難題。一般來(lái)講，DSP內(nèi)核工作頻率是基頻通過(guò)PLL倍頻后得到的，芯片外沒(méi)有能夠直接測(cè)量DSP內(nèi)核頻率的測(cè)試點(diǎn)，無(wú)法通過(guò)示波器等設(shè)備直接測(cè)量。

周期法的原理是通過(guò)測(cè)量DSP運(yùn)行一定數(shù)量的數(shù)據(jù)相關(guān)的單周期機(jī)器指令所用的時(shí)間，推算出DSP內(nèi)核的工作頻率。測(cè)試代碼包含M條數(shù)據(jù)相關(guān)（比如：累加操作）的單周期指令并循環(huán)運(yùn)行這段指令N 次，總的指令數(shù)為M×N 。用示波器測(cè)量運(yùn)行M×N 條單周期指令所需的時(shí)間t ，計(jì)算出處理器核的工作頻率為：（M×N ）/t 。由于運(yùn)行時(shí)間是通過(guò)示波器精確測(cè)量得到，因此，通過(guò)周期法得到的DSP內(nèi)核工作頻率不但精確，并且可以朔源。

使用周期法進(jìn)行DSP內(nèi)核工作頻率測(cè)試時(shí)，應(yīng)當(dāng)注意以下幾點(diǎn)：

① 測(cè)試代碼一定要數(shù)據(jù)相關(guān)，即上一拍的運(yùn)算結(jié)果作為下一拍運(yùn)算的輸入，以確保每一拍只執(zhí)行一條單周期指令；

② 測(cè)試指令數(shù)量M×N 通過(guò)審查測(cè)試代碼得到，為保證M×N條測(cè)試指令數(shù)量準(zhǔn)確，測(cè)試代碼應(yīng)當(dāng)使用匯編指令編寫(xiě)，包括跳轉(zhuǎn)操作，以消除高級(jí)語(yǔ)言在編譯時(shí)產(chǎn)生指令擴(kuò)展帶來(lái)的指令數(shù)誤差；

③ 示波器測(cè)量運(yùn)行時(shí)間的方法：測(cè)試程序開(kāi)始運(yùn)行，選定一個(gè)GPIO端口輸出高電平；到M×N條測(cè)試指令開(kāi)始時(shí)，將GPIO端口電平翻轉(zhuǎn)（變低電平）；到M×N 條測(cè)試指令運(yùn)行結(jié)束時(shí)，再將GPIO電平翻轉(zhuǎn)（變高電平），用示波器測(cè)量GPIO端口的低電平時(shí)間，即為M×N條測(cè)試指令的執(zhí)行時(shí)間t。

2.3 綜合性能測(cè)試

綜合性能測(cè)試也是屬于標(biāo)準(zhǔn)首次提出的新方法，分2類(lèi)：核心基準(zhǔn)性能測(cè)試、應(yīng)用領(lǐng)域基準(zhǔn)性能測(cè)試，包含了11個(gè)核心基準(zhǔn)和4個(gè)應(yīng)用領(lǐng)域基準(zhǔn)，考察每個(gè)基準(zhǔn)程序的運(yùn)行時(shí)間和程序代碼量，測(cè)試基于工程測(cè)試板進(jìn)行。綜合性能測(cè)試是通過(guò)考核DSP在數(shù)字信號(hào)處理的基礎(chǔ)和核心算法和典型應(yīng)用中的性能實(shí)現(xiàn)對(duì)DSP核和整體性能的評(píng)估，具體測(cè)試方法借鑒參考了國(guó)外著名評(píng)測(cè)公司BDTI的做法。[3]與性能參數(shù)測(cè)試一樣，綜合性能測(cè)試中所有運(yùn)行時(shí)間的結(jié)果都是通過(guò)示波器直接測(cè)量得到。

核心基準(zhǔn)的算法包括：FFT、濾波、向量運(yùn)算、矩陣運(yùn)算等，每個(gè)算法給出了參考代碼。核心基準(zhǔn)算法程序都比較小，基本上都是在片內(nèi)存儲(chǔ)空間中運(yùn)行，主要用于評(píng)估DSP核的運(yùn)算性能。

應(yīng)用領(lǐng)域基準(zhǔn)測(cè)試是對(duì)包括DSP核、外部存儲(chǔ)器、高速接口在內(nèi)的DSP整體性能進(jìn)行評(píng)估，考核DSP是否滿足某一特定應(yīng)用領(lǐng)域的性能需求。DSP的應(yīng)用領(lǐng)域非常廣泛，很難將所有應(yīng)用都納入到標(biāo)準(zhǔn)中，因此，標(biāo)準(zhǔn)的應(yīng)用領(lǐng)域基準(zhǔn)測(cè)試針對(duì)目前DSP在軍事應(yīng)用的4個(gè)主要領(lǐng)域：聲吶、雷達(dá)、通信、音視頻，提出性能測(cè)試方法，并規(guī)定了測(cè)試條件、測(cè)試算法模型、測(cè)試輸入等。

2.4 接口測(cè)試

接口測(cè)試從接口功能以及接口電參數(shù)兩個(gè)方面規(guī)定了DSP接口的測(cè)試方法，測(cè)試基于工程測(cè)試板進(jìn)行。其中接口電參數(shù)分為發(fā)送端和接收端兩類(lèi)，發(fā)送端規(guī)定了5種參數(shù)：發(fā)送數(shù)據(jù)速率、發(fā)送信號(hào)幅度、發(fā)送信號(hào)眼圖、上升下降時(shí)間、發(fā)送信號(hào)抖動(dòng)的測(cè)試方法，接收端規(guī)定了2種參數(shù)：接收信號(hào)幅度、接收信號(hào)抖動(dòng)的測(cè)試方法，參數(shù)定義參見(jiàn)相應(yīng)的規(guī)范要求。

3 結(jié) 語(yǔ)

GJB 7705-2012《DSP測(cè)試方法》提出了一套基于電參數(shù)測(cè)試、性能參數(shù)測(cè)試、綜合性能測(cè)試和接口測(cè)試的DSP整體測(cè)試評(píng)價(jià)體系，為國(guó)內(nèi)DSP產(chǎn)品提供了統(tǒng)一的測(cè)試方法和評(píng)價(jià)標(biāo)準(zhǔn)，部分測(cè)試方法還可以應(yīng)用于嵌入式CPU的測(cè)試。本文對(duì)該標(biāo)準(zhǔn)中覆蓋的測(cè)試參數(shù)、測(cè)試方法、測(cè)試要求等進(jìn)行了分析，并提出了DSP內(nèi)核頻率等關(guān)鍵的性能參數(shù)測(cè)試方法在實(shí)施過(guò)程中的注意事項(xiàng)和建議，為該標(biāo)準(zhǔn)的應(yīng)用推廣提供借鑒參考。

參考文獻(xiàn)

魏曉云，陳杰，曾云.DSP技術(shù)的最新發(fā)展及其應(yīng)用現(xiàn)狀[J].半導(dǎo)體技術(shù)，2003（9）：18-21.

馬曉東，李冰琪，魏鵬，等.DSP技術(shù)發(fā)展與應(yīng)用研究綜述[J].電子世界，2018（24）：46-47.

BDTI.BDTI DSP Kernel Benchmarks?[EB/OL].（2023-01-29）[2023-02-02].https：//www.bdti.com/services/bdti-dsp-kernelbenchmarks.

作者簡(jiǎn)介

李秦華，本科，工程師，研究方向?yàn)榧呻娐窚y(cè)評(píng)及標(biāo)準(zhǔn)化。

李可，本科，工程師，研究方向?yàn)榧呻娐窚y(cè)評(píng)及標(biāo)準(zhǔn)化。

（責(zé)任編輯：張瑞洋）