王曉東，杜 鵑，倪喜軍，王霽瑩，閆 芳

（1.國網(wǎng)山西省電力公司長治供電公司，山西 長治 046011；2.南京工程學(xué)院 電力工程學(xué)院，江蘇 南京 210067）

0 引言

隨著光伏發(fā)電和儲(chǔ)能技術(shù)的快速發(fā)展，越來越多的逆變器并入配電網(wǎng)，實(shí)現(xiàn)電能上網(wǎng)和無功調(diào)節(jié)。逆變器依靠鎖相環(huán) （Phase-Locked Loop，PLL）獲得電網(wǎng)電壓的頻率、相位和幅值信息[1]，因而鎖相過程是并網(wǎng)的前提和基礎(chǔ)。理想條件下，PLL能夠通過自身的閉環(huán)控制實(shí)現(xiàn)電網(wǎng)同步信息跟蹤，但在電網(wǎng)電壓不平衡、包含諧波和直流分量后，PLL的動(dòng)態(tài)響應(yīng)速度、精度等性能就會(huì)惡化。近年來，含分布式電源配電網(wǎng)建設(shè)加快發(fā)展，但部分區(qū)域農(nóng)網(wǎng)電能質(zhì)量仍然很差[2]，隨著國家“光伏扶貧”“縣域光伏”政策的推廣，大量的逆變器并入農(nóng)村弱電網(wǎng)，由于PLL不能正常工作而導(dǎo)致逆變器頻繁跳閘的問題不斷出現(xiàn)，影響配電網(wǎng)安全和居民收入。

傳統(tǒng)的單同步坐標(biāo)系PI鎖相環(huán)技術(shù)（Single Synchronous Reference Frame-Phase-locked Loops，SSRF-PLL）[3]～[6]雖 然 控 制 簡 單、響 應(yīng) 快，但 在 電 網(wǎng)電壓不平衡、存在諧波和直流分量時(shí)，鎖相誤差較大。通過二階廣義積分器（Second-Order Generalized Integrator，SOGI）[3]、陷 波 器[4]、平 均 值 濾 波 器[5]、重復(fù)內(nèi)模[6]等方法調(diào)整環(huán)路濾波器系數(shù)可降低上述誤差，但附加的帶寬降低將影響PLL響應(yīng)速度，進(jìn)而影響逆變器的并網(wǎng)性能。一種解耦雙同步坐標(biāo)系鎖相環(huán)技術(shù)[7]（Decoupled Double Synchronous Reference Frame PLL，DDSRF-PLL）利用正負(fù)同步坐標(biāo)分離正負(fù)序分量，有效抑制電網(wǎng)電壓不平衡，但直流分量影響仍然未能解決。文獻(xiàn)[8]提出了5種消除直流分量的方法，其中：兩種利用旋轉(zhuǎn)坐標(biāo)和靜止坐標(biāo)的延時(shí)信號(hào)消除技術(shù)，類似于平均值濾波器功能，但需要實(shí)時(shí)自適應(yīng)更新電網(wǎng)頻率對(duì)應(yīng)的延遲周期；其余采用自適應(yīng)陷波器、復(fù)系數(shù)和交叉反饋網(wǎng)絡(luò)，實(shí)現(xiàn)過程均復(fù)雜，參數(shù)整定困難。文獻(xiàn)[9]提出了基于3階SOGI的直流分量濾除技術(shù)，相對(duì)2階SOGI-PLL增加了單獨(dú)的直流檢測(cè)回路，但該結(jié)構(gòu)的頻域建模復(fù)雜且物理意義不明確。文獻(xiàn)[10]，[11]提出基于平均值和組合濾波器PLL，具有較好的抗干擾性能，在PLL領(lǐng)域獲得一定應(yīng)用，但其僅考慮快速響應(yīng)的超前補(bǔ)償，未考慮加速度信號(hào)的跟蹤和復(fù)雜的抗擾動(dòng)能力。文獻(xiàn)[12]提出一種3階PLL，解決了加速度信號(hào)的跟蹤問題。文獻(xiàn)[13]，[14]提出了3階系統(tǒng)的設(shè)計(jì)方法，提高了帶寬。上述文獻(xiàn)雖然能夠解決加速度信號(hào)的跟蹤問題，但其仍未對(duì)擾動(dòng)性能做優(yōu)化處理，且參數(shù)整定方法經(jīng)驗(yàn)要求高。

二自由度PID[15]可以分別設(shè)置跟蹤和抗干擾的參數(shù)，在控制領(lǐng)域獲得廣泛應(yīng)用。本文結(jié)合二自由度PID整定方法和III型PLL的“內(nèi)?！痹?，提出了一種基于雙自由度PID補(bǔ)償?shù)腎II型PLL技 術(shù)（Type-3Phase-Lock-Loop Based on Two Degrees of Freedom PID Compensation，2DOF-PID III-PLL），兼顧PLL加速度信號(hào)跟蹤和抗干擾的性能，經(jīng)仿真驗(yàn)證其有效和實(shí)用。

1 PLL模型

1.1 PLL基本原理

PLL主要由鑒相器、環(huán)路濾波器和壓控振蕩器（VCO）組成。本文研究的軟件PLL由Park變換實(shí)現(xiàn)鑒相，積分型壓控振蕩器完成相位輸出，由于環(huán)路濾波器有不同的類型，其性能優(yōu)劣與類型關(guān)系較大。

為推導(dǎo)PLL傳遞函數(shù)，假設(shè)配電網(wǎng)電壓如下：

由于配電網(wǎng)電壓中偶數(shù)次分量較小，此處只考慮電壓奇數(shù)次諧波；PLL采集初始階段會(huì)采用初始值直流分量消除技術(shù)以及利用滑動(dòng)平均值濾波器消除Park變換的諧波分量，因此忽略電壓中的穩(wěn)態(tài)直流分量。

利用Clarke變換將式（1）轉(zhuǎn)換為靜止二坐標(biāo)系變量，可得：

進(jìn)一步采用Park變換，可得：

將式（3）的高頻項(xiàng)歸并，并假設(shè)此時(shí)PLL已完成鎖相，則式（3）的q軸分量可改寫為

其中高頻項(xiàng)f′當(dāng)作PLL的擾動(dòng)量。

通過上述推導(dǎo)，可獲得常規(guī)SSRF-PLL傳遞函數(shù)，如式（5）所示，此處濾波環(huán)節(jié)采用一階低通濾波器，并通過PI補(bǔ)償實(shí)現(xiàn)控制環(huán)路校正。

式中：kp和ki分別為PI補(bǔ)償環(huán)節(jié)的比例和積分系數(shù)；Tlpf為一階低通濾波器的時(shí)間系數(shù)；為正序基波的幅值；s為拉普拉斯算子。

由式（5）可知，電壓幅值影響PLL的帶寬，當(dāng)配電網(wǎng)電壓跌落時(shí)，會(huì)導(dǎo)致PLL不穩(wěn)定。為此，文獻(xiàn)[12]提出利用d軸分量標(biāo)幺化q軸分量的方案，實(shí)現(xiàn)了PLL帶寬與電壓幅值解耦，提高了配電網(wǎng)電壓跌落時(shí)PLL的魯棒性。文獻(xiàn)[12]進(jìn)一步利用反正切運(yùn)算，實(shí)現(xiàn)d軸分量與角差的完全線性化。該類PLL為一典型II型系統(tǒng)，其參數(shù)可參考“模最佳系統(tǒng)”方法整定，該類系統(tǒng)雖然具有較好的抗擾動(dòng)能力，但其跟隨階躍指令時(shí)超調(diào)較大，未能優(yōu)化。典型II型系統(tǒng)具有兩個(gè)積分環(huán)節(jié)，根據(jù)“內(nèi)模原理”[16]，其對(duì)相位和頻率階躍可以做到無靜差跟蹤，但無法對(duì)加速度性質(zhì)的頻率變化信號(hào)實(shí)現(xiàn)完全無靜差跟蹤。

1.2 濾波器

常規(guī)SSRF-PLL使用PI補(bǔ)償環(huán)節(jié)替代常規(guī)濾波器，雖然簡單，但該P(yáng)LL的濾波和響應(yīng)能力一般，很難應(yīng)付復(fù)雜環(huán)境。部分PLL使用某個(gè)或多個(gè)陷波器作為濾波器[4]，[8]，可有效濾除特定次諧波，但很難應(yīng)付復(fù)雜時(shí)變的電網(wǎng)諧波。SOGI[3]的等效傳遞函數(shù)如式（6）所示，分別為二階低通濾波器和二階帶通濾波器，具有濾波功能，通過設(shè)置參數(shù)k和 ωc可消除一定的電網(wǎng)諧波影響，但SOGI直流濾除能力一般。

文獻(xiàn)[10]采用滑動(dòng)平均值濾波器，其傳遞函數(shù)如式（7）所示，推導(dǎo)系統(tǒng)傳遞函數(shù)時(shí)可等效為一階低通濾波器。

如圖1所示，伯德圖表明平均值濾波器可以濾除與設(shè)置的窗口時(shí)間相關(guān)的整數(shù)次諧波，具有類似無限個(gè)陷波器疊加的功能，相對(duì)SOGI和陷波器有明顯的優(yōu)勢(shì)，且軟件實(shí)現(xiàn)簡單。因此本文采用滑動(dòng)平均值濾波器。

圖1 窗口時(shí)間0.02s的平均值濾波器伯德圖Fig.1 The MAF Bode plot of window time0.02s

1.3 雙自由度PID

傳統(tǒng)PLL使用單自由度PI補(bǔ)償器，其跟蹤和抗干擾性能只能折中，兩者無法完全獨(dú)立設(shè)置。如圖2所示的雙自由度PID控制系統(tǒng)，通過設(shè)置不同的前饋和反饋回路，實(shí)現(xiàn)跟蹤和抗干擾性能參數(shù)分別設(shè)置，具體傳遞函數(shù)如下：

圖2 雙自由度PID控制系統(tǒng)Fig.22 DOF-PID controller system

式 中：GC1（s），GC2（s）分 別 為 前 饋 和 反 饋 補(bǔ) 償 器，兩者之和為傳統(tǒng)的單自由度PID控制器；KP，KI，KD分別為比例、積分和微分系數(shù)；α，β為雙自由度化系數(shù)。

由 圖2可 得 參 考R（s）和 擾 動(dòng)D（s）對(duì) 輸 出Y（s）的 閉 環(huán) 傳 遞 函 數(shù)。如 式（9）所 示，兩 者 的 分 母一 致，但Gyr（s）比Gyd（s）多 了 一 個(gè)GC1（s），即 基 于雙自由度PID補(bǔ)償?shù)腉yr（s）增加了一個(gè)額外控制自 由 度GC1（s）。因 此 先 設(shè) 計(jì)PID[GC2（s）+GC1（s）]參數(shù)實(shí)現(xiàn)閉環(huán)系統(tǒng)抗擾動(dòng)特性調(diào)節(jié)，再優(yōu)化設(shè)計(jì)GC1（s）就可單獨(dú)實(shí)現(xiàn)閉環(huán)系統(tǒng)輸入?yún)⒖几櫶匦哉{(diào)節(jié)。

2 所提PLL結(jié)構(gòu)和特性分析

2.1 所提PLL結(jié)構(gòu)

本文提出的基于雙自由度PID的III型PLL結(jié)構(gòu)如圖3所示。為了增強(qiáng)跟蹤加速度信號(hào)的性能，在前向通道中增加一個(gè)額外積分器，使PLL總開環(huán)傳遞函數(shù)包含PID積分器、額外積分器、積分型壓控振蕩器3個(gè)積分器，即包含加速度信號(hào)模型。根據(jù)“內(nèi)模原理”可知，該系統(tǒng)能夠無靜差跟蹤加速度信號(hào)。此外，為抵消額外積分器的相移，在前向通道增加一個(gè)用于抵消MAF濾波器等效極點(diǎn)的零點(diǎn)，增加PLL的裕度和穩(wěn)定性。

圖3 基于雙自由度PID的III型PLL結(jié)構(gòu)Fig.3 Type-III PLL structure based on2DOF-PID controllers

額外增加的零-極點(diǎn)傳遞函數(shù)如下：

式中：Tw1為0.02s，雖然實(shí)際配電網(wǎng)頻率有變化，但變化很小，Tw1與系統(tǒng)周期可近似相等。

2.2 等效傳遞函數(shù)

由 圖2、圖3以 及 式（10）可 得 如 圖4（a）所 示的基于雙自由度PID補(bǔ)償?shù)腎II型PLL系統(tǒng)傳遞函數(shù)圖。

圖4 系統(tǒng)傳遞函數(shù)圖Fig.4 System transfer function

考慮Tw1與系統(tǒng)周期近似相等，即MAF濾波器等效極點(diǎn)和額外零點(diǎn)相互消除，可得如圖4（b）所示的簡化圖。將控制對(duì)象等值傳遞函數(shù)Gp=1/（s2）和 式（8）代 入 式（9），可 得 如 下 改 進(jìn) 的 閉 環(huán) 傳遞函數(shù)：

2.3 參數(shù)設(shè)計(jì)及穩(wěn)定性分析

由式（11）可知，如果滿足Gyr和Gyd特征多項(xiàng)式在s域右半平面無閉環(huán)極點(diǎn)，就可保證參考回路和擾動(dòng)回路穩(wěn)定。于是，利用勞斯-赫爾維茨判據(jù)可得：

式（12）僅給出回路穩(wěn)定條件，無法確定和優(yōu)化參數(shù)。為此，本文提出了如下參數(shù)確定流程。

①由 式（8）可 知，GC1（s），GC2（s）之 和 為 傳 統(tǒng) 的典型PID控制器，因此可優(yōu)先選定單位加速度信號(hào)輸入ITAE指標(biāo)最小的3階系統(tǒng)[16]確定PID參數(shù)，即式（11）中Gyr或Gyd傳遞函數(shù)分母滿足：

式中：ω0為PLL帶寬，取值為70rad/s。

求 得KP，KI，KD系 數(shù)，即 可 確 定 抗 干 擾 性 能。

②固 定 上 述 確 定 的KP，KI，KD系 數(shù)，再 次 通 過編程變動(dòng) α，β參數(shù)，求解式（11）中Gyr傳遞函數(shù)在單位加速度信號(hào)輸入下的ITAE指標(biāo)最小時(shí)的α，β參數(shù)，獲得表1所示的5個(gè)PLL參數(shù)。最后回代式（11），求取雙自由度PID的閉環(huán)傳遞函數(shù)幅值裕度、相角裕度和單位階躍響應(yīng)調(diào)整時(shí)間。

如圖5所示：單位階躍、斜坡、加速度3種擾動(dòng)信號(hào)響應(yīng)都非常小，單位階躍響應(yīng)值約為5.0E-06，而其余兩種信號(hào)的響應(yīng)幅值更小1個(gè)數(shù)量級(jí)；衰減時(shí)間為0.06s，約3個(gè)工頻周期。仿真結(jié)果證明本文提出的PLL可以有效抑制上述信號(hào)擾動(dòng)。

圖5 3種擾動(dòng)信號(hào)的響應(yīng)圖Fig.5 The response diagram of three disturbance signals

如圖6所示，本文設(shè)計(jì)的PLL不僅能快速跟蹤階躍指令，過沖很小，而且能夠快速無靜差跟蹤單位斜率上升的斜線，也可以快速無靜差跟蹤拋物線形式的加速度上升曲線。仿真結(jié)果證明本文提出的PLL可以快速無靜差跟蹤上述信號(hào)。

圖6 3種參考信號(hào)的響應(yīng)圖Fig.6 The response diagram of three reference signals

3 仿真分析

采用如表1所示的參數(shù)對(duì)所提PLL進(jìn)行MATLAB/Simulink仿真，為對(duì)比PLL的效果，本文將所提PLL輸出與tan鎖相環(huán)、PI-SSRF-PLL結(jié)果進(jìn)行了比較。其中，tan鎖相環(huán)采用電壓正向過零點(diǎn)定位，而本文所提PLL與PI-SSRF-PLL都采用電壓正向峰值定位，因此后續(xù)圖中tan鎖相環(huán)的輸出相位相比其他兩種PLL的輸出相位提前90°。

3.1 直流分量

如圖7所示：在系統(tǒng)電壓包含直流分量時(shí)，tan鎖相環(huán)和2DOF-PID III-PLL的輸出響應(yīng)速度快，PI-SSRF-PLL的響應(yīng)速度最慢；此外，在第一個(gè)周期內(nèi)，相對(duì)于tan鎖相環(huán)，2DOF-PID III-PLL和PI-SSRF-PLL輸出相位有明顯畸變，第二個(gè)周期后畸變消失。因此雙自由度PID的微分環(huán)節(jié)有助于加快響應(yīng)速度。

圖7 電壓包含直流分量的PLL仿真圖Fig.7 PLL simulated diagram of voltage including dc component

3.2 諧波（包含不對(duì)稱負(fù)序分量）

如圖8所示，在諧波條件下，tan鎖相環(huán)輸出相位畸變非常嚴(yán)重，這種PLL明顯不適合于配電網(wǎng)電壓包含復(fù)雜背景諧波的場(chǎng)合。而PI-SSRFPLL和2DOF-PID III-PLL的響應(yīng)速度差不多，但2DOF-PID III-PLL輸出相位畸變最小，PI-SSRFPLL輸出相位則有一定的畸變。

圖8 電壓包含諧波的鎖相環(huán)仿真圖Fig.8 PLL simulated diagram of voltage including harmonic components

3.3 相位跳變

如圖9所示，當(dāng)電網(wǎng)電壓相位突然跳變時(shí)，tan鎖相環(huán)的響應(yīng)速度最快，2DOF-PID III-PLL的響應(yīng)速度次之，而基于PI控制SSRF-PLL的響應(yīng)速度最慢，SSRF-PLL的鎖相動(dòng)態(tài)性能相對(duì)較差，說明雙自由度PID的微分環(huán)節(jié)有助于加快響應(yīng)速度。

圖9 電壓相位跳變的鎖相環(huán)仿真圖Fig.9 PLL simulated diagram of voltage phase jump

3.4 頻率跳變

如圖10所示，當(dāng)電壓頻率從50Hz跳變至45Hz時(shí)，tan鎖相環(huán)和2DOF-PID III-PLL的響應(yīng)速度較快，而PI-SSRF-PLL的響應(yīng)速度最慢，需要幾個(gè)周波才能穩(wěn)定，其鎖相動(dòng)態(tài)性能相對(duì)較差，說明雙自由度PID的微分環(huán)節(jié)有助于加快響應(yīng)速度。

圖10 電壓頻率跳變的鎖相環(huán)仿真圖Fig.10 PLL simulated diagram of voltage frequency jump

3.5 頻率加速度變化

如圖11所示，當(dāng)電壓頻率加速度變化時(shí)，tan鎖相環(huán)和2DOF-PID III-PLL都能較快地跟蹤頻率加速度變化的電壓相位，而PI-SSRF-PLL則不能跟蹤相位，出現(xiàn)振蕩現(xiàn)象，這種失穩(wěn)現(xiàn)象與“內(nèi)模”理論分析吻合，說明傳統(tǒng)的PI-SSRF-PLL無法跟蹤加速度信號(hào)，能力比2DOF-PID III-PLL差。

圖11 電壓頻率加速度變化的PLL仿真圖Fig.11 PLL simulated diagram of voltage frequency acceleration change

4 結(jié)論

根據(jù)雙自由度PID具有獨(dú)立優(yōu)化跟蹤與抗干擾能力，以及III型系統(tǒng)可以無靜差跟蹤加速度信號(hào)的特點(diǎn)，本文提出了一種基于雙自由度PID補(bǔ)償?shù)腎II型PLL技術(shù)，給出了該P(yáng)LL的原理圖，推導(dǎo)了其等值模型；然后，根據(jù)上述等值模型，提出5個(gè)參數(shù)設(shè)計(jì)的方法和優(yōu)化步驟，給出了詳細(xì)的參數(shù)；最后，通過仿真驗(yàn)證了所提PLL的有效性。研究結(jié)論如下。

①基于雙自由度PID補(bǔ)償?shù)腜LL，利用5個(gè)參數(shù)可以獨(dú)立設(shè)計(jì)PLL的跟蹤和抗干擾性能，同時(shí)，根據(jù)基于ITAE指標(biāo)最小達(dá)到整體性能的最優(yōu)化參數(shù)。

②III型PLL可以無靜差跟蹤單位階躍、斜坡、加速度3種信號(hào)，避免傳統(tǒng)PI補(bǔ)償PLL不能跟蹤加速度信號(hào)的缺陷，解決復(fù)雜電網(wǎng)背景下的鎖相問題。

③本文所提的PLL技術(shù)具有較強(qiáng)的抗干擾能力，針對(duì)諧波、直流分量、不對(duì)稱分量等擾動(dòng)，2DOF-PID III-PLL完全可以在兩個(gè)周波內(nèi)快速地響應(yīng)并補(bǔ)償輸出準(zhǔn)確相位。

④相對(duì)于傳統(tǒng)PI或PID補(bǔ)償PLL，本文所提的基于雙自由度PID補(bǔ)償?shù)腜LL具有更快的響應(yīng)速度，充分體現(xiàn)微分環(huán)節(jié)有助于加快響應(yīng)速度的能力；同時(shí)，通過設(shè)置分化系數(shù)抑制擾動(dòng)響應(yīng)幅值的方法也有助于加大比例系數(shù)，進(jìn)而加快響應(yīng)速度。