李 淼

（重慶中煙工業(yè)有限責(zé)任公司黔江卷煙廠，重慶 409000）

0 引 言

人工智能與計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)結(jié)合是當(dāng)下計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)發(fā)展的主要趨勢(shì)。在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中應(yīng)用人工智能，能夠進(jìn)一步完善計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)，豐富計(jì)算機(jī)功能，形成具有更多功能、更具智能化的產(chǎn)品或應(yīng)用技術(shù)。在本文計(jì)算機(jī)智能芯片的研究探索過(guò)程中，工作人員根據(jù)實(shí)際情況確定芯片的研發(fā)需求，并將該需求有計(jì)劃地融入人工智能，搭建循環(huán)神經(jīng)網(wǎng)絡(luò)，促使芯片具備智能化性能，從而滿足計(jì)算機(jī)的多種應(yīng)用需求，提升計(jì)算機(jī)系統(tǒng)運(yùn)行性能，充分體現(xiàn)人工智能的應(yīng)用優(yōu)勢(shì)。

1 人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用優(yōu)勢(shì)

現(xiàn)如今，人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用已經(jīng)取得一定成效，在一定程度上推動(dòng)了計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展，促使計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)具備更豐富的功能與更強(qiáng)的適用性，為現(xiàn)代社會(huì)發(fā)展提供支持。在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)上一個(gè)階段的發(fā)展中，網(wǎng)絡(luò)技術(shù)的普及與應(yīng)用提升了人們的生活水平，但也存在一些問(wèn)題，如計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)功能較少、處理速度較慢，限制了計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的高性能發(fā)展。而人工智能自誕生以來(lái)，以智能化、高效化、便捷化優(yōu)勢(shì)融入計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)領(lǐng)域，其與計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的融合促使計(jì)算機(jī)的數(shù)據(jù)處理能力得到極大提升，極大程度提高了計(jì)算機(jī)的安全防護(hù)等級(jí)、運(yùn)行速率［1］。

人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用優(yōu)勢(shì)具體可以體現(xiàn)在以下兩個(gè)方面。第一，有助于提高計(jì)算機(jī)系統(tǒng)的信息處理能力。在大數(shù)據(jù)技術(shù)、網(wǎng)絡(luò)技術(shù)廣泛應(yīng)用的過(guò)程中產(chǎn)生了大量非結(jié)構(gòu)化數(shù)據(jù)，這類數(shù)據(jù)對(duì)傳統(tǒng)信息處理模式提出了挑戰(zhàn)，而傳統(tǒng)信息處理模式的技術(shù)水平有限、思維模式單一，很難有效、及時(shí)地處理海量非結(jié)構(gòu)化數(shù)據(jù)，數(shù)據(jù)處理難度日益增加。如何加強(qiáng)數(shù)據(jù)的處理能力是需要人們解決的重要問(wèn)題。人工智能技術(shù)能夠在計(jì)算機(jī)系統(tǒng)的功能基礎(chǔ)上全面考量數(shù)據(jù)處理結(jié)構(gòu)，及時(shí)發(fā)現(xiàn)數(shù)據(jù)處理過(guò)程中的問(wèn)題，還能夠采用人工智能算法、神經(jīng)網(wǎng)絡(luò)完善數(shù)據(jù)處理方式，優(yōu)化數(shù)據(jù)處理流程，從而提高不同類型數(shù)據(jù)的處理速度與精準(zhǔn)性。人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中應(yīng)用之后，還可以簡(jiǎn)化計(jì)算機(jī)系統(tǒng)的處理流程，為數(shù)據(jù)處理、信息處理提供更優(yōu)質(zhì)的方案［2］。第二，能夠提高計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)的安全性能。網(wǎng)絡(luò)具有較強(qiáng)的虛擬性與開(kāi)放性，無(wú)論是企業(yè)內(nèi)網(wǎng)，還是工業(yè)網(wǎng)絡(luò)，均無(wú)法完全消除網(wǎng)絡(luò)安全風(fēng)險(xiǎn)，只能依靠各種技術(shù)手段控制風(fēng)險(xiǎn)，提高計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)的安全性能。人工智能本身具備神經(jīng)網(wǎng)絡(luò)、循環(huán)神經(jīng)網(wǎng)絡(luò)、專家?guī)斓葍?yōu)勢(shì)，能夠充分發(fā)揮自身優(yōu)勢(shì)，精準(zhǔn)分析各項(xiàng)網(wǎng)絡(luò)活動(dòng)、數(shù)據(jù)資料、瀏覽軌跡中存在的風(fēng)險(xiǎn)隱患，實(shí)時(shí)監(jiān)控網(wǎng)絡(luò)運(yùn)行情況，加強(qiáng)對(duì)網(wǎng)絡(luò)漏洞、網(wǎng)絡(luò)安全的控制，以更低的成本保證計(jì)算機(jī)網(wǎng)絡(luò)運(yùn)行安全。

2 基于人工智能的計(jì)算機(jī)網(wǎng)絡(luò)芯片分析

2.1 芯片研發(fā)背景

嵌入式人工智能處理器是一種基于人工智能的計(jì)算機(jī)網(wǎng)絡(luò)芯片，內(nèi)部包含循環(huán)神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)。近兩年，技術(shù)人員對(duì)人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用研究不再局限于軟件系統(tǒng)層面，而是拓展到了硬件層面，如集成電路芯片。在研究的過(guò)程中逐步衍生出與人工智能有關(guān)的計(jì)算機(jī)芯片，傳統(tǒng)的FPGA、ASIC 芯片是基于馮諾依曼架構(gòu)的芯片，可以實(shí)現(xiàn)處理器與儲(chǔ)存器的分布式布局，但是仍然沒(méi)有將內(nèi)部存儲(chǔ)器與中央處理器（Central Processing Unit，CPU）集成起來(lái)，只是小容量地臨時(shí)儲(chǔ)存在CPU 上。

基于此種情況，技術(shù)人員在計(jì)算機(jī)網(wǎng)絡(luò)芯片的研究過(guò)程中引入人工智能，根據(jù)人工智能的深度學(xué)習(xí)理論、神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)設(shè)計(jì)芯片。技術(shù)人員根據(jù)CPU、圖形處理器（Graphics Processing Unit，GPU）計(jì)算能力與效率需求，考慮其在人工智能方面的應(yīng)用需求，設(shè)計(jì)特殊的算法，這樣就能夠獲得更小體積、更大容量、更低功耗、更高性能的人工智能計(jì)算機(jī)網(wǎng)絡(luò)芯片。

根據(jù)基于人工智能的計(jì)算機(jī)網(wǎng)絡(luò)芯片的研究成果，目前的人工智能計(jì)算機(jī)網(wǎng)絡(luò)芯片主要集中于圖像識(shí)別、計(jì)算機(jī)視覺(jué)、安防監(jiān)控等方面，缺乏在機(jī)器翻譯、語(yǔ)音識(shí)別、智能化檢測(cè)等方面的研發(fā)。因此，本次芯片研究中，技術(shù)人員致力于增強(qiáng)人工智能芯片的可編程能力，充分發(fā)揮神經(jīng)網(wǎng)絡(luò)優(yōu)勢(shì)，促使其可以通過(guò)下達(dá)指令集、神經(jīng)元計(jì)算電路、輸入輸出系統(tǒng)與儲(chǔ)存系統(tǒng)完成循環(huán)神經(jīng)網(wǎng)絡(luò)中對(duì)記憶神經(jīng)網(wǎng)絡(luò)的部署，進(jìn)一步拓展人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用廣度與深度［3］。

2.2 技術(shù)支持

本文的人工智能計(jì)算機(jī)網(wǎng)絡(luò)芯片得到的人工智能技術(shù)支持如下。

2.2.1 深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)

深度學(xué)習(xí)是在人工智能神經(jīng)網(wǎng)絡(luò)基礎(chǔ)上提出的概念，是指一種具備N 個(gè)隱藏層的多層感知學(xué)習(xí)結(jié)構(gòu)，早在20 世紀(jì)90 年代就已經(jīng)應(yīng)用于計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)，但由于當(dāng)時(shí)的技術(shù)水平有限，所得到的應(yīng)用效果不是很理想。本次研究中，深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)作為芯片的機(jī)器學(xué)習(xí)算法，遵循神經(jīng)網(wǎng)絡(luò)運(yùn)行規(guī)律實(shí)現(xiàn)對(duì)人腦視聽(tīng)嗅、思考的模擬。在芯片設(shè)計(jì)與研究環(huán)節(jié)，以信息數(shù)據(jù)處理為導(dǎo)向，搭建神經(jīng)網(wǎng)絡(luò)模型，形成不同的神經(jīng)回路結(jié)構(gòu)，回路結(jié)構(gòu)中的不同節(jié)點(diǎn)是用于連接信號(hào)、設(shè)定加權(quán)值權(quán)重的，也具備儲(chǔ)存器的功能。這樣設(shè)計(jì)之后，芯片內(nèi)網(wǎng)絡(luò)的輸出會(huì)根據(jù)激活函數(shù)的變化而變化，呈現(xiàn)出人工智能的特點(diǎn)。

2.2.2 循環(huán)神經(jīng)網(wǎng)絡(luò)

循環(huán)神經(jīng)網(wǎng)絡(luò)是神經(jīng)網(wǎng)絡(luò)的拓展，既能夠計(jì)算輸出解耦股，也可以進(jìn)行權(quán)重更新，且在縱向上可以存在多層神經(jīng)網(wǎng)絡(luò)。與傳統(tǒng)神經(jīng)網(wǎng)絡(luò)不同的是，循環(huán)神經(jīng)網(wǎng)絡(luò)能夠根據(jù)時(shí)間維度的變化構(gòu)建模型，形成時(shí)間序列樣本。本次芯片中的循環(huán)神經(jīng)網(wǎng)絡(luò)在簡(jiǎn)化之后由基本輸入層、輸出層、隱藏層構(gòu)成，能夠得到抽象的時(shí)間序列。

2.2.3 可重構(gòu)芯片技術(shù)

在人工智能技術(shù)上形成的人工智能計(jì)算機(jī)網(wǎng)絡(luò)芯片，也是本文研究的最終目標(biāo)。一般來(lái)說(shuō)，融入人工智能的芯片均稱為人工智能芯片。在本次芯片的設(shè)計(jì)與研究中，技術(shù)人員利用可重構(gòu)計(jì)算技術(shù)實(shí)現(xiàn)軟件定義芯片的目標(biāo)，促使硬件結(jié)構(gòu)與模塊功能可以在軟件變化的同時(shí)發(fā)生變化。在融入可重構(gòu)芯片技術(shù)之后，計(jì)算機(jī)網(wǎng)絡(luò)軟件系統(tǒng)的參數(shù)發(fā)生變化，芯片的硬件參數(shù)也隨之發(fā)生變化，之后技術(shù)人員對(duì)實(shí)現(xiàn)芯片功能的硬件進(jìn)行模塊化設(shè)計(jì)［4］。

3 人工智能在計(jì)算機(jī)網(wǎng)絡(luò)芯片中的應(yīng)用方法

在基于人工智能的計(jì)算機(jī)網(wǎng)絡(luò)芯片實(shí)際設(shè)計(jì)中，技術(shù)人員可以將長(zhǎng)短期記憶網(wǎng)絡(luò)模塊架構(gòu)作為設(shè)計(jì)基礎(chǔ)，分別完成神經(jīng)元計(jì)算單元的設(shè)計(jì)、控制核單元的設(shè)計(jì)、外儲(chǔ)存單元的設(shè)計(jì)，促使芯片具備可編程能力，使其能夠充分滿足計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)的運(yùn)行需求［5］。

3.1 神經(jīng)元計(jì)算單元的設(shè)計(jì)

神經(jīng)元計(jì)算單元是人工智能芯片設(shè)計(jì)的核心，通過(guò)神經(jīng)元計(jì)算單元的搭建，能夠?qū)崿F(xiàn)多種層次的神經(jīng)網(wǎng)絡(luò)。人工神經(jīng)元計(jì)算單元的主要工程分為儲(chǔ)存、計(jì)算、控制3 個(gè)部分，其中儲(chǔ)存單元包括臨時(shí)內(nèi)存、參數(shù)儲(chǔ)存，這是考慮到計(jì)算機(jī)網(wǎng)絡(luò)可能會(huì)產(chǎn)生臨時(shí)內(nèi)存需求而設(shè)計(jì)的；計(jì)算主要是乘法與加法模塊，由激活函數(shù)模塊、地質(zhì)生成模塊構(gòu)成，能夠滿足更多不同類型神經(jīng)網(wǎng)絡(luò)的需求；控制單元是由配置鏈模塊形成，可以識(shí)別不同神經(jīng)網(wǎng)絡(luò)的配置文件及數(shù)據(jù)參數(shù)。

人工神經(jīng)元計(jì)算單元中，長(zhǎng)短期記憶的神經(jīng)網(wǎng)絡(luò)中包含16 個(gè)人工神經(jīng)元，分別負(fù)責(zé)模擬長(zhǎng)期記憶與短期記憶。技術(shù)人員計(jì)算基礎(chǔ)模塊的人工神經(jīng)元計(jì)算單元，流程如下：

輸入in_CFG

輸入in_Weight 參數(shù)

輸入in_Data（配置流引導(dǎo)之下輸入）

在初始化配置環(huán)節(jié)，先在in_CFG 端口中輸入控制參數(shù)，激活計(jì)算機(jī)網(wǎng)絡(luò)模式，之后分別激活函數(shù)閾值、輸入節(jié)點(diǎn)、計(jì)算機(jī)網(wǎng)絡(luò)層、輸出節(jié)點(diǎn)等，其中輸入節(jié)點(diǎn)與輸出節(jié)點(diǎn)的配置鏈參數(shù)結(jié)構(gòu)相似［6］。初步設(shè)計(jì)完成之后，計(jì)算單元的SRAM 只有6K，儲(chǔ)存量較小，但是在之后計(jì)算機(jī)的網(wǎng)絡(luò)層分配中，當(dāng)每個(gè)神經(jīng)元權(quán)重?cái)?shù)據(jù)均大于6K 時(shí)，神經(jīng)網(wǎng)絡(luò)會(huì)自動(dòng)優(yōu)化、調(diào)整分層，從而滿足不同數(shù)量的計(jì)算需求。

3.2 控制核單元的設(shè)計(jì)

搭建長(zhǎng)短期記憶神經(jīng)網(wǎng)絡(luò)時(shí)，技術(shù)人員將4 個(gè)門的概念內(nèi)嵌在神經(jīng)元單元中，但是這樣的設(shè)計(jì)會(huì)影響芯片的可重構(gòu)性，而且神經(jīng)元內(nèi)部構(gòu)造較為復(fù)雜，不同門之間的輸出數(shù)據(jù)存在較大差異，不具備可觀測(cè)分析性，而且這樣設(shè)計(jì)也會(huì)降低芯片使用中的運(yùn)行速率。因此，技術(shù)人員提出了“不改變神經(jīng)元單元結(jié)構(gòu)”的要求：以現(xiàn)階段的16 個(gè)神經(jīng)計(jì)算單元為基準(zhǔn)，分別給4 組神經(jīng)元輸入數(shù)據(jù)，在每組神經(jīng)元計(jì)算單元中實(shí)現(xiàn)輸入門、輸出門、細(xì)胞狀態(tài)門、遺忘門這4 個(gè)概念。這樣設(shè)計(jì)之后得到控制核單元結(jié)構(gòu)，預(yù)安裝環(huán)境（Preinstallation Environment，PE）單元就是本芯片中的神經(jīng)元計(jì)算單元，“PE 外”框中的內(nèi)容是神經(jīng)元計(jì)算單元運(yùn)行之后得到的數(shù)據(jù)，之后分別進(jìn)行點(diǎn)乘、點(diǎn)加，將輸出的計(jì)算結(jié)果傳輸?shù)脚R時(shí)內(nèi)存模塊、雙倍速率（Double Data Rate，DDR）儲(chǔ)存模塊。實(shí)際計(jì)算時(shí)，若輸入的數(shù)據(jù)流為128 個(gè)節(jié)點(diǎn)，則可以考慮將這些節(jié)點(diǎn)數(shù)分為兩組，每組分別進(jìn)行4 次內(nèi)核計(jì)算，在每次計(jì)算中將兩份樣本數(shù)據(jù)分別提供給長(zhǎng)短期記憶的神經(jīng)網(wǎng)絡(luò)，得到4 個(gè)門的輸出數(shù)據(jù)，這樣計(jì)算完成之后就會(huì)得到長(zhǎng)短期記憶神經(jīng)網(wǎng)絡(luò)輸出數(shù)據(jù)［7］。

3.3 外儲(chǔ)存單元

外儲(chǔ)存單元是基于片上片基礎(chǔ)的儲(chǔ)存器，不同的儲(chǔ)存容量伴隨不同的讀寫(xiě)權(quán)限。在本次設(shè)計(jì)中，技術(shù)人員根據(jù)人工神經(jīng)元計(jì)算單元的實(shí)際情況，引入靜態(tài)隨機(jī)存取存儲(chǔ)器（Static Random-Access Memory，SRAM）內(nèi)存、DDR 片外片儲(chǔ)存器，這是為了滿足更大體量的數(shù)據(jù)儲(chǔ)存與處理需求［8］。根據(jù)長(zhǎng)短期記憶的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，技術(shù)人員考慮到儲(chǔ)存多種類型數(shù)據(jù)的需求，對(duì)儲(chǔ)存中間細(xì)胞狀態(tài)數(shù)據(jù)進(jìn)行設(shè)計(jì)，采用了8K 的SRAM 儲(chǔ)存器；此時(shí)儲(chǔ)存器僅保持通電狀態(tài)，就可以讓內(nèi)部數(shù)據(jù)以一種持續(xù)的高性能速率狀態(tài)被儲(chǔ)存下來(lái)。之后，基于SRAM 儲(chǔ)存器開(kāi)發(fā)DDR SDRAM，也就是在上升邊緣、下降邊緣同時(shí)執(zhí)行數(shù)據(jù)傳輸指令，提高數(shù)據(jù)讀取效率。隨著讀取速率的提升，DDR 的性能得以提高，可以實(shí)現(xiàn)更高的工作效率，降低功耗。技術(shù)人員給芯片配置DDR3 存儲(chǔ)器模塊，上層采用MIG IP 核進(jìn)行控制，采用FPGAs 作為內(nèi)存接口。需要注意的是，F(xiàn)PGAs 需要具備專門的時(shí)鐘路由器，確保I/O 內(nèi)的路由與時(shí)鐘路由保持高速同步狀態(tài)，這就需要對(duì)DDR3 接口進(jìn)行垂直排列，控制高度為3 排，單獨(dú)設(shè)定hiden 數(shù)據(jù)，根據(jù)給定地址指針的第24 位開(kāi)始寫(xiě)入輸出網(wǎng)絡(luò)數(shù)據(jù)，促使地址指針隨著網(wǎng)絡(luò)循環(huán)形成讀寫(xiě)操作，完成循環(huán)計(jì)算。技術(shù)人員通過(guò)這樣的設(shè)計(jì)，能進(jìn)一步拓展芯片的可編程功能，讓用戶可以根據(jù)自己的需求編寫(xiě)指令，靈活使用基于人工智能的計(jì)算機(jī)網(wǎng)絡(luò)芯片。

4 結(jié)語(yǔ)

從本文研究可以發(fā)現(xiàn)，人工智能技術(shù)在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用能夠極大促進(jìn)網(wǎng)絡(luò)技術(shù)的發(fā)展，形成具有更多功能的網(wǎng)絡(luò)技術(shù)形式，滿足不同人員的需求。從當(dāng)下計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的應(yīng)用情況來(lái)看，計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)與人工智能的融合已經(jīng)成為必然趨勢(shì)，這也讓我國(guó)計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)發(fā)展到新的高度。今后，要想繼續(xù)推進(jìn)人工智能在計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)中的應(yīng)用，就要先確定應(yīng)用需求，有具體的方向之后，搭建智能化的網(wǎng)絡(luò)構(gòu)架，借助人工智能中的神經(jīng)網(wǎng)絡(luò)、計(jì)算功能研發(fā)新的應(yīng)用技術(shù)或者產(chǎn)品，如人工智能計(jì)算機(jī)網(wǎng)絡(luò)芯片，為我國(guó)計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的應(yīng)用與發(fā)展提供技術(shù)支持。