成章，蔡春霞，江威，陳興

(電子信息控制重點(diǎn)實(shí)驗(yàn)室,四川 成都 610036)

0 引言

數(shù)字接收機(jī)通常采用FFT 處理進(jìn)行參數(shù)測量，在采樣時(shí)鐘頻率偏差時(shí)會影響信號參數(shù)測量誤差，其基本機(jī)理是FFT 處理時(shí)的頻譜泄漏及柵欄效應(yīng)受FFT 長度、信號頻率、采樣頻率間關(guān)系影響，在FFT 長度固定，對同一輸入信號，采樣頻率的擾動(dòng)將導(dǎo)致參數(shù)測量結(jié)果變化。因此數(shù)字接收機(jī)設(shè)計(jì)時(shí)鐘系統(tǒng)是關(guān)鍵，穩(wěn)定的時(shí)鐘系統(tǒng)對參數(shù)測量至關(guān)重要[1-3]。

本文給出基于雙鎖相環(huán)時(shí)鐘芯片的多通道數(shù)字接收機(jī)的時(shí)鐘系統(tǒng)設(shè)計(jì)，通過理論仿真和工程驗(yàn)證，分析了雙鎖相環(huán)時(shí)鐘在第一級鎖相環(huán)失鎖后進(jìn)入頻率保持模式時(shí)輸出頻率的變化及對多通道數(shù)字接收機(jī)的幅度、頻率、相位參數(shù)測量影響，并通過補(bǔ)償措施進(jìn)行了有效補(bǔ)償。

1 雙鎖相環(huán)時(shí)鐘典型應(yīng)用

在多通道數(shù)字接收機(jī)，尤其是寬帶多通道數(shù)字接收機(jī)中，通常采用ADC+FPGA 實(shí)現(xiàn)多通道中頻/射頻信號的采集及頻域處理，為滿足ADC 的低抖動(dòng)采樣時(shí)鐘要求以及基于JESD204B 總線的多通道ADC 之間同步采集要求，采用支持JESD204B 協(xié)議并具備時(shí)鐘抖動(dòng)凈化功能的雙鎖相環(huán)時(shí)鐘芯片（如TI 公司的LMK04828芯片、ADI公司的HMC7044等）為ADC提供采樣時(shí)鐘[4-6]。典型實(shí)現(xiàn)原理框圖如圖1 所示。

圖1 典型多通道數(shù)字接收原理框圖

本文以TI 的LMK04828 為例，分析這類雙鎖相環(huán)時(shí)鐘頻率保持模式對數(shù)字接收機(jī)影響。

本文所述典型采集系統(tǒng)時(shí)鐘鎖相環(huán)第一級（PLL1）接外部100 MHz 參考時(shí)鐘，采用外部VCXO（125 MHz 壓控晶體振蕩器）及窄帶環(huán)路濾波以降低抖動(dòng)、提升相噪性能，給第二級鎖相環(huán)（PLL2）提供一個(gè)高精度、低噪聲的參考時(shí)鐘，使其工作在一個(gè)較大的環(huán)路帶寬。

頻率保持模式是PLL1 具備的功能，當(dāng)PLL1 失鎖時(shí)，該模式使時(shí)鐘芯片繼續(xù)輸出VCXO 調(diào)諧電壓，保持第二級鎖相環(huán)輸出時(shí)鐘在較小的誤差范圍內(nèi)，從而保證系統(tǒng)能夠繼續(xù)運(yùn)行。

本文示例中，LMK04828 的基本配置如圖2 所示，PLL1 采用2 階RC 環(huán)路濾波，PLL2 采用4 階RC 環(huán)路濾波。

圖2 LMK04828 兩級環(huán)路濾波設(shè)置

PLL1的環(huán)路波特圖如圖3（a）所示，環(huán)路帶寬約58Hz，相位裕量約70°。PLL2的環(huán)路波特圖如圖3（b）所示，環(huán)路帶寬約5.1kHz，相位裕量約71°。

圖3 環(huán)路波特圖

2 雙鎖相環(huán)時(shí)鐘工程應(yīng)用問題

2.1 頻率偏差分析

時(shí)鐘芯片通常提供鎖定指示信號來指示鎖相環(huán)是否鎖定，鎖定后頻率偏差較小，對應(yīng)用影響可以忽略。

如LMK04828 提供相應(yīng)的寄存器來設(shè)置數(shù)字鎖定指示的頻率準(zhǔn)確度，如式（1）所示：

設(shè)計(jì)PLL1 鑒相頻率為fPD1=1 MHz，鎖定窗口PLL1_WND_SIZE=43 ns，當(dāng)滿足連續(xù)PLL1_DLD_CNT=8 192 個(gè)鑒相周期頻率準(zhǔn)確度均不大于設(shè)定的門限值時(shí)，鎖定指示PLL1_DLD 將置為高電平，通過式(1)設(shè)定的PLL1 鎖定頻率準(zhǔn)確度門限值為5.25 ppm。

設(shè) 計(jì)PL L2 鑒相頻率為fPD2=12.5 MHz，鎖定窗口PLL2_WND_SIZE=3.7 ns，鑒相周期個(gè)數(shù)PLL2_DLD_CNT=8 192，則PLL2 鎖定頻率準(zhǔn)確度門限值為5.65 ppm。

如前文所述，PLL1 的環(huán)路窄，雖然在設(shè)計(jì)上盡量保證其環(huán)路自身穩(wěn)定性，但其鎖定狀態(tài)還受外部參考時(shí)鐘、VCXO 及供電狀態(tài)等因素影響，容易失鎖。PLL1 失鎖，進(jìn)入頻率保持模式，將帶來時(shí)鐘頻率偏差。

例如，當(dāng)參考時(shí)鐘由于某些原因丟失或者出現(xiàn)比較大的頻率誤差時(shí)，PLL1 的鑒相誤差超過PLL1_WND_SIZE，PLL1_DLD 為低，即指示PLL1 失鎖，觸發(fā)LMK04828 進(jìn)入頻率保持模式。

可以預(yù)先設(shè)定頻率保持模式中VCXO 的調(diào)諧電壓，確保在PLL1 失鎖進(jìn)入頻率保持模式以后PLL2 有穩(wěn)定的輸入?yún)⒖?，此時(shí)，PLL2 輸出頻率的準(zhǔn)確度取決于VCXO 的頻率準(zhǔn)確度。以型號為VX-705-125 MHz 的VCXO 為例，設(shè)計(jì)調(diào)諧電壓值為1.638 4 V，由其電壓頻率特性圖（如圖4 所示）可得VCXO 的頻率穩(wěn)定度約為122 ppm[7-8]。

圖4 VX-705-125 MHz 的電壓頻率特性

在頻率保持模式時(shí)VCXO 頻率偏差為122 ppm×125 MHz=15.25 kHz。經(jīng)過鎖相環(huán)內(nèi)部分頻、倍頻最終影響輸出采樣時(shí)鐘，以輸出1 GHz 采樣時(shí)鐘為例，采樣頻率頻偏為122 kHz。

2.2 參數(shù)測量誤差及補(bǔ)償仿真分析

數(shù)字接收機(jī)通常采用FFT 處理后進(jìn)行信號的幅度、頻率、相位參數(shù)測量，其中相位一般不用初相，而是以一個(gè)通道為參考，取其余通道與參考通道的相位差值。

采用FFT 進(jìn)行頻譜分析中，幅度譜是離散譜線，當(dāng)分析點(diǎn)數(shù)為N，采樣頻率為fs時(shí)，譜線間隔為fs/N(即頻率分辨率)，如果輸入信號對應(yīng)某一譜線時(shí)，則通過FFT 得到的頻率、幅度和相位是準(zhǔn)確的，否則將產(chǎn)生頻率、幅度和相位誤差[9-14]。

設(shè)信號為：

式中fin為信號頻率，n 為采樣點(diǎn)，fs為采樣時(shí)鐘頻率，fd0為采樣時(shí)鐘頻偏。假設(shè)采樣時(shí)鐘頻率fs為1.0 GHz，設(shè)置采樣時(shí)鐘頻偏fd0的仿真范圍為±5 MHz，不失一般性，在第一、二奈奎斯特區(qū)分別選擇一個(gè)信號進(jìn)行仿真，信號fin1、fin2頻率分別為387.213 MHz、516.223 MHz，信噪比14 dB，采樣點(diǎn)數(shù)及FFT 長度1 024點(diǎn)，計(jì)算峰值頻譜幅值。仿真結(jié)果如圖5 所示，幅度波動(dòng)最大約1.5 dB，呈周期特性。

圖5 采樣時(shí)鐘頻偏對幅度的影響(fd0=±5 MHz)

采樣頻率偏移對頻率測量影響仿真如圖6 所示，由于FFT 處理后輸出離散頻譜，峰值出現(xiàn)在k×fs/N處，k為整數(shù)。因此，對于非fs/N 整數(shù)倍輸入的頻點(diǎn)，fin≈k×fs/N,因此，采樣頻率變化導(dǎo)致測量頻率波動(dòng)范圍為±fs/2N，即圖6 中所示仿真的波動(dòng)為±0.488 MHz。

圖6 采樣時(shí)鐘頻偏對頻率測量影響

采樣頻率偏移對相位測量及相位差測量影響如圖7 所示，由于各通道采樣頻率相同，采樣頻率變化對多通道接收機(jī)各通道的相位影響一致，因此各通道間相位差不受采樣頻率變化影響。在數(shù)字接收機(jī)應(yīng)用中（如相位干涉儀應(yīng)用）通常通道間相位差信息更為重要，相位差對應(yīng)于各通道接收信號的波程差，用于解算信號到達(dá)角度。

圖7 采樣時(shí)鐘頻偏對相位差測量影響

通過對主瓣內(nèi)譜線進(jìn)行校正，可以得到主瓣中心位置，補(bǔ)償頻譜泄露和柵欄效應(yīng)引入幅度誤差，得到與采樣頻率細(xì)微偏移解耦的幅度值。在補(bǔ)償采樣頻率的偏移后，可以比直接求峰值獲得更精確的頻率。

FFT 頻譜分析通常需對輸入信號加窗處理，以漢寧窗為例，采用重心法校正的校正系數(shù)如式（3）所示[15]：

其中，Δk為校正值，k為FFT變換后信號譜線序號，Yk、Yk+1、Yk-1分別為序號k 及其左右相鄰譜線的幅度。

校正后的頻率見式（4）：其中f＇s為包含頻率偏移的采樣頻率。

圖8 所示為校正前后頻率測量對比，校正后頻率測量均方根誤差為0.006 2 MHz。

圖8 校正前后頻率對比

校正后幅度如式（5）所示：

圖9 所示為校正前后幅度測量對比，校正后的幅度測量均方根誤差為0.0703 dB。

圖9 校正前后幅度對比

同樣，對第二奈奎斯特區(qū)信號fin2進(jìn)行校正，校正前后幅度、頻率均方根誤差如表1 所示，校正效果良好。

表1 fin2 參數(shù)校正前后對比

2.3 工程驗(yàn)證

搭建如圖1 所示驗(yàn)證系統(tǒng)，在PLL1 發(fā)生失鎖后，進(jìn)入頻率保持模式，時(shí)鐘芯片將以VCXO 輸出的頻率作為PLL2 的參考，導(dǎo)致其輸出給ADC 的采樣時(shí)鐘出現(xiàn)細(xì)微偏差，在FFT 處理長度、輸入信號頻率不變的情況下，采樣頻率的變化導(dǎo)致頻譜泄漏與柵欄效應(yīng)影響與原狀態(tài)出現(xiàn)偏差，幅度測量、頻率測量出現(xiàn)波動(dòng)，而相位差由于是相對值，基本不受影響。

如圖10所示，PLL1在300s處失鎖，系統(tǒng)輸出的頻率在300 s 處小幅度階躍跳變。

圖10 PLL1 失鎖對系統(tǒng)輸出頻率的影響

如圖11 所示，受失鎖影響，各通道的幅度也在300s 處有小幅度階躍跳變。

圖11 PLL1 失鎖時(shí)對系統(tǒng)輸出的幅度的影響

通道2～4 與通道1 的相位差并沒有受到PLL1 失鎖影響，如圖12 所示，相位差均方根誤差分別為1.511°、1.959°、1.987°、1.953°，與頻率保持模式前基本一致（受采樣時(shí)鐘相噪變化影響，均方根誤差出現(xiàn)細(xì)微差別）。

圖12 PLL1 失鎖對系統(tǒng)輸出相位差的影響

校正后頻率如圖13 所示，在正常模式與頻率保持模式切換時(shí)對測試結(jié)果影響消除。

圖13 校正后頻率

校正后幅度如圖14 所示，各通道幅度跳變消除。

圖14 校正后系統(tǒng)輸出的各通道幅度

3 結(jié)論

本文分析了雙鎖相環(huán)時(shí)鐘在頻率保持模式時(shí)輸出頻率偏差的影響因素，計(jì)算了典型應(yīng)用場景下輸出頻率的偏差。仿真確定了采樣時(shí)鐘偏差對多通道數(shù)字接收機(jī)參數(shù)測量的影響邊界范圍，并采用校正算法對參數(shù)測量結(jié)果進(jìn)行補(bǔ)償校正，效果良好，使參數(shù)測量與采樣頻率偏差解耦。最后通過工程驗(yàn)證，得出了與仿真分析一致的結(jié)果，具備推廣應(yīng)用的可行性。