姚 明

(中國西南電子技術(shù)研究所，成都 610036)

0 引 言

單片微波集成電路(Monolithic Microwave Integrated Circuit，MMIC)功率放大器作為當(dāng)今相控陣天線射頻前端不可替代的器件，廣泛應(yīng)用于雷達(dá)航天等領(lǐng)域[1-2]。在這些應(yīng)用領(lǐng)域，相控陣陣元數(shù)量日趨龐大：一方面，小型化的要求使得射頻通道高密度集成，多通道集成于一個(gè)芯片的需求越來越強(qiáng)烈；另一方面，以碳化硅(SiC)基氮化鎵(GaN)為代表的第三代半導(dǎo)體功放單元由于其優(yōu)秀的功率輸出能力，在相控陣天線的射頻前端中越來越多被采用[3-5]。然而，其過高的成本限制了相控陣天線在許多平臺(tái)上的應(yīng)用。近十年來，國際上一直在探索基于Si基GaN工藝的功率集成技術(shù)，試圖將GaN材料的功率優(yōu)勢和Si材料的低成本和高集成度優(yōu)勢相結(jié)合。本文設(shè)計(jì)了一款Ku頻段Si基GaN多通道功率放大芯片。該芯片通過一定的隔離技術(shù)實(shí)現(xiàn)了多個(gè)射頻通道的集成，同時(shí)采用了一種提高耐壓能力的新型匹配技術(shù)，規(guī)避了Si基GaN工藝的耐壓局限，使芯片既具有高集成度、低成本的優(yōu)勢，又能在工作頻段內(nèi)滿足大于40 dBm的飽和輸出功率和大于35%的功率附加效率的性能要求。

1 工藝平臺(tái)及器件特性

本芯片采用OMMIC公司的3英寸0.1 μm T型柵Si基GaN D01GH工藝平臺(tái)。該工藝采用AlN/GaN/AlGaN有源層生長在高阻Si襯底上的異質(zhì)結(jié)結(jié)構(gòu)。晶體管電流增益截止頻率100 GHz，功率增益截止頻率為180 GHz。柵漏擊穿電壓典型值為40 V，最大跨導(dǎo)為620 mS/mm。有兩種電阻可供選擇，一種是方阻為40 Ω/口的NiCr薄膜金屬層電阻，另一種是高阻值的GaN有源層電阻。該工藝的金屬-絕緣體-金屬(Metal-Insulator-Metal，MIM)電容也有兩種不同的介質(zhì)類型，一種是電容密度較高的Si3N4介質(zhì)層電容，一種是Si3N4+SiO2介質(zhì)層電容。

2 芯片設(shè)計(jì)

芯片設(shè)計(jì)和仿真在ADS軟件平臺(tái)中完成。在芯片功能結(jié)構(gòu)設(shè)計(jì)之前，首先要對(duì)晶體管進(jìn)行直流工作點(diǎn)掃描，根據(jù)功率和效率指標(biāo)的要求，確定晶體管的直流工作點(diǎn)和放大器的類型。接下來要對(duì)管子的輸出能力進(jìn)行Loadpull仿真，得到管子最大輸出功率和效率的特性，從而可以對(duì)管芯的性能進(jìn)行評(píng)估，然后在此基礎(chǔ)上選取管芯模型、分配各級(jí)增益，最終確立電路的拓?fù)?，完成設(shè)計(jì)。

2.1 體結(jié)構(gòu)

芯片功率放大通道的電路原理圖如圖1所示。其中，VG為柵極供電，VD1、VD2和VD3為漏極供電。在Ku頻段，該工藝的晶體管功率密度約為3 W/mm。根據(jù)輸出功率指標(biāo)的要求和管芯Loadpull仿真的結(jié)果，同時(shí)考慮到功率設(shè)計(jì)值與真實(shí)測試結(jié)果一般會(huì)有1 dBm左右的差距，確定末級(jí)輸出至少要3.8 mm的柵寬。因此末級(jí)晶體管FET3選取了單管芯8個(gè)柵指，單個(gè)柵指寬度120 μm，共4路8×120 μm管芯合成的尺寸結(jié)構(gòu)。根據(jù)增益的要求，功率放大器采用了三級(jí)放大器級(jí)聯(lián)的結(jié)構(gòu)。除了末級(jí)的輸出放大器以外，倒數(shù)第二級(jí)為驅(qū)動(dòng)放大器，驅(qū)動(dòng)末級(jí)達(dá)到飽和。驅(qū)動(dòng)晶體管FET2采用與功放晶體管相同的尺寸，以保證其驅(qū)動(dòng)能力。第一級(jí)放大器為增益放大器，其作用是達(dá)到總增益的要求。為了滿足高輸出功率和高效率的指標(biāo)，三級(jí)放大器均選擇AB類放大器。

圖1 功率放大電路原理圖

2.2 匹配電路設(shè)計(jì)

如圖1中所示，末級(jí)輸出匹配網(wǎng)絡(luò)采用微帶線—接地電容—微帶線—接地電容形成的兩級(jí)反Γ型匹配網(wǎng)絡(luò)，將Loadpull得到的最佳輸出阻抗匹配到標(biāo)準(zhǔn)的50 Ω阻抗。該兩級(jí)反Γ型網(wǎng)絡(luò)在參與匹配的同時(shí)，還起到了四路功率合成網(wǎng)絡(luò)的作用。級(jí)間匹配網(wǎng)絡(luò)均采用微帶加接地電容形成的π型網(wǎng)絡(luò)，起到共軛匹配的作用。輸入級(jí)采用T型匹配網(wǎng)絡(luò)，將第一級(jí)放大器的輸入阻抗共軛匹配到50 Ω。

2.3 多通道設(shè)計(jì)

為了滿足高集成度的應(yīng)用要求，該芯片集成了兩個(gè)功率放大通道和兩個(gè)無源直通通道。多通道集成的示意圖如圖2所示。芯片的直通通道主要用于收發(fā)機(jī)接收通道的集成，通過設(shè)計(jì)和工藝保證即可，無需測試。經(jīng)仿真，直通通道射頻插損在工作頻段內(nèi)小于0.4 dB。

圖2 多通道集成示意圖

為了抑制兩個(gè)功率放大通道之間的耦合現(xiàn)象以及無源直通傳輸路徑和功率放大器之間耦合現(xiàn)象，在各個(gè)通道之間總共加入了3根接地隔離線。在面積允許的前提下，在隔離線附近放置了盡可能多的接地孔。其中無源直通通道與功率放大通道之間的隔離度仿真結(jié)果如圖3所示，可以看出，在工作頻率的范圍內(nèi)，兩種通道之間有50 dB以上的隔離。

圖3 直通與功率放大通道之間隔離度仿真

2.4 功放穩(wěn)定性設(shè)計(jì)

奇模振蕩經(jīng)常發(fā)生于窄帶和增益壓縮區(qū)域附近，在這種情況下輸出功率會(huì)突然下降[6]。這種現(xiàn)象在功率合成中更加容易出現(xiàn)。為了抑制這種情況，在末級(jí)4個(gè)功率合成的晶體管之間加入了3個(gè)電阻以消除奇模振蕩的影響。以其中的兩個(gè)功率合成的放大晶體管FP1和FP2為例，它們的柵極和漏極之間分別并接電阻R1和R2，如圖4所示，這樣可以消除不平衡的信號(hào)。其中TL1～TL4為傳輸線。

圖4 末級(jí)奇次模消除電路示意圖

任何晶體管，只要不是無條件穩(wěn)定，當(dāng)連接上輸入輸出匹配網(wǎng)絡(luò)或者直流網(wǎng)絡(luò)時(shí)，都有可能產(chǎn)生偶模振蕩[6]。為保證電路的穩(wěn)定性，在所有放大管的柵極輸入端，除了串聯(lián)電阻R3外，同時(shí)加入一個(gè)與電阻R3并聯(lián)的電容C1，如圖5所示。這樣既可以消除偶模振蕩，又可以調(diào)節(jié)需要消減增益的頻段，保證帶內(nèi)的增益平坦度。

圖5 放大管輸入端偶模振蕩消除電路示意圖

功放通道整體穩(wěn)定性仿真如圖6所示，可以看出在全頻帶范圍內(nèi)，功放的穩(wěn)定因子均遠(yuǎn)遠(yuǎn)大于1。另外，功放每一級(jí)放大器的穩(wěn)定因子在全頻帶范圍內(nèi)也必須大于1。因篇幅所限，仿真結(jié)果未列出。

圖6 功放通道整體穩(wěn)定性仿真結(jié)果

2.5 提高電容耐壓能力的一種新型設(shè)計(jì)方案

在芯片的前幾輪流片測試中，當(dāng)進(jìn)行功率推飽和時(shí)，會(huì)出現(xiàn)功率放大器末級(jí)匹配電容燒毀的問題。這個(gè)問題與Si基GaN工藝的柵漏擊穿電壓較小有關(guān)。相對(duì)于SiC基GaN工藝90V的柵漏擊穿電壓[5]，Si基GaN工藝的柵漏擊穿電壓不到前者的一半，這制約了Si基GaN工藝的大功率應(yīng)用，也是該工藝有待解決的問題。為了規(guī)避該問題，在綜合考慮到芯片尺寸要求的情況下，本文采用了以下兩個(gè)方案：一是針對(duì)末級(jí)功率管輸出的第一級(jí)匹配電容，用兩個(gè)串聯(lián)電容C2和C3來代替原來的單個(gè)電容，通過分壓的方式減少單個(gè)電容被擊穿的風(fēng)險(xiǎn)；二是針對(duì)最后一級(jí)匹配電容上承受的電壓波動(dòng)最大的情況，用微帶線TL3完全代替最后一個(gè)匹配電容，這樣可以完全規(guī)避電容擊穿的問題，當(dāng)然相應(yīng)地會(huì)增加芯片的面積。末級(jí)匹配網(wǎng)絡(luò)的設(shè)計(jì)方案如圖7所示。

圖7 提高末級(jí)匹配電容耐壓能力設(shè)計(jì)示意圖

3 芯片的加工與測試

該Ku頻段的多通道功率放大器芯片最終版實(shí)物照片如圖8所示，芯片尺寸為3.5 mm×2.85 mm。

圖8 14～17 GHz Si基GaN多通道功放芯片照片

芯片測試采用在片的方式進(jìn)行，測試環(huán)境如圖9所示。功率放大器柵極供電-0.8 V，漏極供電14 V，脈沖占空比10%。

圖9 芯片測試環(huán)境照片

芯片的通道隔離度測試的結(jié)果如圖10所示，可以看出各種通道之間的隔離度均大于50 dB，和仿真結(jié)果相吻合。

(a)功放通道端口交叉隔離度測試結(jié)果

芯片雙功放通道的幅相一致性和大信號(hào)測試結(jié)果均需要綜合統(tǒng)計(jì)。其中，雙通道幅度相位一致性小信號(hào)測試結(jié)果如圖11所示，可以看出在工作頻段內(nèi)，幅度增益一致性小于±0.15 dB，相位一致性小于3°。由此可見，雙功率放大通道一致性較好。

(a)幅度一致性測試結(jié)果

雙通道大信號(hào)測試結(jié)果如圖12所示，可以看出隨著頻率的升高，飽和輸出功率呈現(xiàn)下降的趨勢，功率附加效率先上升后下降，而且大于16 GHz以后，兩者下降都較快。這種現(xiàn)象與頻率偏離設(shè)計(jì)中心頻率以及工藝自身特性相關(guān)。但在14～17 GHz工作頻帶內(nèi)，飽和輸出功率大于40 dBm，飽和帶內(nèi)功率附加效率(Power Added Efficiency,PAE)大于35%，能夠滿足應(yīng)用的需求。如果改進(jìn)Si基GaN工藝以進(jìn)一步提高電容的耐壓能力，該芯片的飽和輸出功率和功率附加效率將能夠進(jìn)一步提高。

(a)功率放大通道飽和輸出功率測試結(jié)果

4 結(jié)束語

本文介紹了研制的一款基于0.1 μm Si基GaN工藝制造的多通道功率放大器芯片，該芯片集成了兩個(gè)功率放大通道和兩個(gè)無源直通通道。針對(duì)多通道的特殊情況，通過通道之間的接地隔離技術(shù)提高通道之間的隔離度。針對(duì)Si基GaN工藝的耐壓局限性，對(duì)末級(jí)匹配網(wǎng)絡(luò)采用了一種新型的高耐壓設(shè)計(jì)，最終既滿足了工藝要求，又達(dá)到了多通道中功率放大的性能要求。該芯片的優(yōu)點(diǎn)是低成本和多通道集成，不足之處是相對(duì)于SiC基GaN功率放大芯片功率輸出能力偏弱。隨著Si基GaN工藝的發(fā)展以及設(shè)計(jì)手段的不斷完善，該類型功放芯片的功率輸出能力有進(jìn)一步提升的空間。