常 進 席安安 薛子鵬 王 娜

(西安電子工程研究所 西安 710100)

0 引言

微波頻率源是微波電路中的關鍵部件，尤其在雷達、干擾對抗、微波成像等應用場景下，其性能指標尤為苛刻。寬頻帶、細步進、捷變頻、低相位噪聲、低雜散和小型化已經(jīng)成為頻率綜合器的發(fā)展趨勢。

目前直接式頻率合成器主要應用基于DDS技術作為中頻頻標，并采用開關倍頻組件混頻實現(xiàn)射頻頻率，其中頻率源中大量使用LC、腔體濾波器、隔離器等大體積器件。雖實現(xiàn)高雜散及低相噪指標，但具有較大體積，在該方案基礎上不易進行小型化設計。另一種方案是采用PLL技術，實現(xiàn)微波頻標信號，再通過開關、分、倍頻技術實現(xiàn)寬帶信號源。由于采用PLL技術，因此信號跳頻時間長，難以應用在高速掃頻雷達中。

另外，考慮到一些特殊應用場景，需要頻率合成器具有小型化、輕量化的特點，這就需要我們進行一些特殊的設計。在國外，美國NI公司研制的PXle-5654系列模擬信號源，工作頻率覆蓋250kHz～20GHz，采用3U模塊架構，體積61mm×130 mm×214mm。以色列通用微波公司研制的MFS0218頻綜模塊，工作頻率覆蓋2～18GHz，體積152.4mm×152.4mm×27.9mm。在國內(nèi)，成都菲斯洛克公司研制的DSY201820捷變頻頻率源，工作頻率覆蓋250kHz～20GHz，體積是200mm×150mm×30mm。以上這些成果在小型化和超寬帶上已經(jīng)具備了一定的優(yōu)勢，但是在某些指標如相位噪聲、雜散、跳頻時間各有不足。

基于以上應用需求，本文提出一種基于級聯(lián)混頻的頻率合成方法，在現(xiàn)有器件水平下，經(jīng)過合適選型，結合MCM工藝進行直接式頻綜的小型化設計。該頻率合成器具有寬帶、細步進、捷變頻、低相位噪聲、低雜散和小型化的特點。文章第一部分給出了設計方法，第二部分給出了詳細指標分析，第三部分給出了主要指標測試結果。

1 設計原理

本設計中采用的直接式頻率合成技術，除傳統(tǒng)開關濾波之外，額外引入了級聯(lián)混頻的方法，用于拓寬頻率范圍。所謂級聯(lián)混頻就是采用多級混頻，來進行帶寬搬移，以此來實現(xiàn)倍于基礎頻帶的帶寬。本文將結合設計實例來進行詳細說明，工作原理如圖1所示。

圖1 頻率綜合器設計原理圖

本系統(tǒng)中，晶振頻率為100MHz，相位噪聲-155dBc/Hz@1kHz。通過諧波發(fā)生器產(chǎn)生高次諧波。這里諧波發(fā)生器采用階躍恢復二極管，具有頻譜效率高的特點。諧波發(fā)生器產(chǎn)生豐富的高次諧波，利用多工網(wǎng)絡對諧波進行功分和濾波等，提取所需要的頻率。其中包含DDS的參考時鐘、大步進的頻標信號和用于級聯(lián)混頻的中頻頻標。

DDS采用GM4912，參考時鐘是3200MHz，產(chǎn)生300～400MHz的任意步進的中頻信號。大步進的頻標信號采用開關濾波網(wǎng)絡進行濾波。這里摒棄傳統(tǒng)的LC或腔體濾波器，采用新型FBAR濾波器(薄膜體聲波濾波器)，一般需要至少2級。得到高純頻譜的頻標信號3200MHz～3600MHz。通過將DDS頻率和頻標信號進行混頻，可以得到3500～4000MHz的基礎頻率，帶寬500MHz。

然后再將該信號與500MHz頻標信號進行混頻，取混頻的和頻和差頻可以將基礎頻率向上、向下分別拓寬500MHz。再將該信號與500MHz進行一次混頻就可以進一步將頻率向上、向下拓寬500MHz。最后通過開關將三路信號進行合并輸出，就可以實現(xiàn)總帶寬2.5GHz，頻率覆蓋2.5～5GHz的輸出頻率了。

本文應用梳譜頻率產(chǎn)生、多工頻率分選技術，提高頻率利用率，應用FBAR濾波器技術實現(xiàn)高集成度開關濾波組件，進而實現(xiàn)大步進微波頻標提取。采用DDS實現(xiàn)Hz級頻率步進，結合百兆赫茲級的固定步進微波頻標信號，使得輸出頻率具有細步進連續(xù)可調(diào)特性，從而讓產(chǎn)品具有軟件可重構功能，實現(xiàn)產(chǎn)品通用化。采用級聯(lián)混頻方案，通過級聯(lián)混頻擴展帶寬，在倍頻程帶寬內(nèi)不需對DDS產(chǎn)生頻率進行倍頻，有效改善了輸出信號雜散。

2 指標分析

2.1 相位噪聲

信號相噪惡化路徑如圖2所示。

圖2 相位噪聲惡化

諧波發(fā)生器輸出信號的相位噪聲可由式(1)表示為

()=()+20log+

(1)

()是100MHz恒溫晶振相位噪聲，可以達到-155dBc/Hz@1kHz，通過諧波發(fā)生器之后最大輸出頻率為3600MHz，相噪惡化20log()，取36。表示混頻附加相位噪聲惡化值。諧波發(fā)生器輸出信號與DDS信號進行混頻，該DDS信號為GM4912輸出信號，300～400MHz，相噪實測約-130dBc/Hz@1kHz，遠優(yōu)于頻標信號，因此混頻后的相噪主要考慮頻標信號，工程損耗小于1dB。后面與500MHz進行的2次混頻也是同理。每次混頻工程損耗小于1dB。利用式(1)計算最終輸出信號相位噪聲值為：()≈120dBc/Hz@1kHz。

2.2 雜散抑制

雜散主要來源分別是梳狀譜發(fā)生器輸出信號、混頻、倍頻諧波分量和本振泄露、開關和功分器信號串擾、電源與射頻信號串擾、多層板信號空間及板內(nèi)串擾。其次來源于DDS中頻信號輸出雜散。

梳狀譜發(fā)生器輸出信號頻譜成分豐富，首先通過低通濾波網(wǎng)絡和功分多工網(wǎng)絡對有用信號進行分別提取，主要包含0.5GHz，3.2～3.6GHz點頻信號。再通過聲表波濾波器、FBAR濾波器多級(3級)級聯(lián)進行點頻信號濾波，以確保雜散在-70dBc以下。

采用開關濾波級聯(lián)(2級)網(wǎng)絡對混頻和倍頻信號進行分段濾波，以確?；祛l諧波分量和泄露雜散被抑制到-70dBc以下。

DDS輸出信號300～400MHz經(jīng)過開發(fā)評估板實測近端雜散優(yōu)于-75dBc，通過LC或LTCC濾波器實現(xiàn)濾波，將可用信號外雜散和諧波進行濾除，雜散可降低至-70dBc。

開關和功分器信號串擾需考慮開關和功分器信號隔離度，利用衰減器、濾波器、放大器的反向隔離等措施降低開關和功分器通道間的雜散。綜上所述，通過以上措施可以將雜散控制在-70dBc以下。

2.3 跳頻間隔、跳頻時間

跳頻時間主要由小步進DDS頻率切換時間、大步進開關濾波切換時間和控制信號寫入和傳輸延時構成。DDS頻率建立時間在ns級，同時開關切換時間是幾十ns，數(shù)字信號控制寫入和傳輸時間約幾百ns，因此跳頻時間可控制到1μs以內(nèi)。

3 硬件實現(xiàn)與指標測試

模塊采用矩形連接器進行電源和控制信號的傳輸，對外射頻接口采用SMA連接器。最終完成模塊如圖3所示。

圖3 頻率合成器電路結構

內(nèi)部集成晶振、時鐘分配、通訊、控制、DDS、梳狀譜發(fā)生器、多工網(wǎng)絡，各級開關濾波、合路濾波等電路。將這些功能電路集成設計、同時考慮電磁兼容，極具挑戰(zhàn)。本項目采用多層板和MCM實現(xiàn)集成化設計，合理劃分功能區(qū)，數(shù)字電路和模擬射頻電路集成到一塊多層印制板上，最大化利用空間，并兼顧電磁兼容和導熱等設計。

為了提高信號之間的隔離度，減小串擾，提高雜散，需要對電源、結構等采取一定的措施。例如，電源與控制信號的隔離，通過磁珠、高阻線和高頻旁路電容進行抑制，防止不同通道之間信號的串擾。采用足夠多的分腔、屏蔽膠條等盡可能阻斷空間信號串擾，板內(nèi)也采用地孔、鋪地等方式減小信號串擾，并通過內(nèi)層帶狀線減小表面波串擾。除通過以上措施外，在設計時也要盡可能考慮細節(jié)，以減小信號串擾和雜散的產(chǎn)生，如在分段濾波時，將相鄰頻帶信號順序打亂隔離，以提高濾波器抑制效率等。

功率和雜散抑制采用是德科技的N9040B頻譜分析儀進行測試，相位噪聲采用安捷倫的E5052B信號分析儀，測試結果如圖4至圖6所示?？梢钥吹皆趲捿敵鰞?nèi)，輸出功率約12dBm，功率起伏在4dB內(nèi)。當輸出頻率為3GHz，雜散在近端、遠端均優(yōu)于-73dBc。當測試頻率為4.327GHz時，典型相位噪聲為-123 dBc/Hz@1kHz。

圖4 功率幅度測試

圖5 雜散抑制測試圖

圖6 相位噪聲測試

4 結束語

本設計中頻率綜合器采用級聯(lián)混頻技術，并實現(xiàn)了小型化的樣機。該頻率綜合器具有寬頻帶、細步進、低相噪、小型化、捷變頻等特點。同時本文所提到的設計方案，可以拓展到其他頻段，實現(xiàn)更寬的應用范圍。本文給直接式頻率合成技術提供了小型化的設計方向，這使得傳統(tǒng)的直接式頻率合成器可以應用于更廣泛的平臺上。