倪海燕 王倫耀 夏銀水 金 明

（寧波大學(xué)信息科學(xué)與工程學(xué)院，浙江 寧波 315211）

集成電路關(guān)系到我們國家的經(jīng)濟命脈，是國家重點發(fā)展的工業(yè)領(lǐng)域。2014 年6 月，國務(wù)院印發(fā)的《國家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》文件明確提出，到2020 年，集成電路產(chǎn)業(yè)水平與國際先進(jìn)水平的差距要逐步縮小，實現(xiàn)跨越式發(fā)展；到2030 年，集成電路產(chǎn)業(yè)鏈主要環(huán)節(jié)要達(dá)到國際先進(jìn)水平，并特別提出要建立健全集成電路人才培養(yǎng)體系。高校作為培養(yǎng)人才的基地，在集成電路的人才培養(yǎng)方面起到舉足輕重的作用，集成電路專業(yè)人才培養(yǎng)的目標(biāo)是：培養(yǎng)具有創(chuàng)新和實踐能力的復(fù)合型人才，也就是既要有扎實的理論知識，又要有較強的動手能力。我們必須通過提升教育教學(xué)水平，為國家輸送這樣的復(fù)合型創(chuàng)新人才。在本科教學(xué)中，理論聯(lián)系實踐的教學(xué)是最好的方式，可以為人才培養(yǎng)夯實基礎(chǔ)，并為其進(jìn)一步深造或者進(jìn)入社會就業(yè)打下良好的基礎(chǔ)；必須精心設(shè)計教學(xué)方法，突出理論性，強化實踐的訓(xùn)練，激發(fā)學(xué)生的學(xué)習(xí)積極性，能夠引導(dǎo)學(xué)生進(jìn)行創(chuàng)新性的思考。

集成電路分為數(shù)字、模擬和混合三種類型，其中數(shù)字集成電路設(shè)計是整個集成電路產(chǎn)業(yè)的重要組成部分，而數(shù)字電路的設(shè)計流程，大體上又可以分為前端設(shè)計和后端設(shè)計?；诰?xì)化培養(yǎng)學(xué)生的目標(biāo)，也為了降低學(xué)生對于整個流程的學(xué)習(xí)復(fù)雜度，我們分別針對這兩個流程的理論和工具鏈設(shè)立了兩門課程，分別為數(shù)字集成電路前端設(shè)計及其工程實踐、數(shù)字集成電路后端設(shè)計及其工程實踐，筆者負(fù)責(zé)建設(shè)的就是前端設(shè)計的課程。本文就數(shù)字集成電路前端設(shè)計及其工程實踐課程近兩年的教學(xué)情況和教學(xué)效果進(jìn)行回顧與總結(jié)，并對本課程的進(jìn)一步建設(shè)方案進(jìn)行了思考和探索。

一、教學(xué)內(nèi)容的選擇

數(shù)字集成電路設(shè)計的實現(xiàn)主要分為ASIC 的設(shè)計實現(xiàn)和基于FPGA 的設(shè)計實現(xiàn)，而ASIC 設(shè)計又分為全定制的方式和基于標(biāo)準(zhǔn)單元庫的實現(xiàn)方式。一般對于復(fù)雜數(shù)字電路的ASIC 設(shè)計，基于標(biāo)準(zhǔn)單元庫的方法較為多用。所以，筆者對本課程主要通過基于標(biāo)準(zhǔn)單元庫的ASIC 設(shè)計流程進(jìn)行教學(xué)設(shè)計，并以此為基礎(chǔ)進(jìn)行實驗內(nèi)容和相應(yīng)工具鏈的選擇。

本課程是實踐性比較強的課程，除開始幾節(jié)課進(jìn)行相關(guān)理論的介紹以外，其余全部都是實踐操作課，主要是設(shè)計性和綜合性的實驗內(nèi)容。為了讓學(xué)生能夠進(jìn)行有效的、有針對性的學(xué)習(xí)，課程共開設(shè)了6 個實驗，內(nèi)容如表1 所示，其中的自動布局布線環(huán)節(jié)一般被歸入后端設(shè)計的流程，但是考慮到與后端設(shè)計的銜接，為了讓學(xué)生更加直觀地感受到綜合后的網(wǎng)表與集成電路布局布線的關(guān)系，我們在設(shè)計時加入了簡單的自動布局布線實驗。從最基礎(chǔ)的Verilog HDL 邏輯設(shè)計實驗開始，到全流程完成最后一個設(shè)計為止，任務(wù)一步一步地推進(jìn)，難度也一級一級地提升，讓學(xué)生在一個個任務(wù)挑戰(zhàn)的過程中完成對集成電路前端設(shè)計流程和相關(guān)工具鏈的熟練掌握。

表1 教學(xué)內(nèi)容安排

為了對整個課程內(nèi)容有更好的把握并展示我們實驗設(shè)計的思路，下面對表1 所示的教學(xué)內(nèi)容進(jìn)行簡單的介紹。

在具體的實踐環(huán)節(jié)開始之前，我們會給學(xué)生進(jìn)行理論知識的講解，主要是講授Verilog HDL 的基本語法和邏輯設(shè)計的方法和技巧，主要目的是讓學(xué)生能夠完整系統(tǒng)地學(xué)習(xí)使用Verilog HDL 進(jìn)行硬件描述、設(shè)計和驗證的方法，同時對于邏輯綜合相關(guān)的概念，特別是時序方面的各種延時模型進(jìn)行了詳細(xì)說明，為后續(xù)的實踐內(nèi)容做好準(zhǔn)備。

第一個實驗是集成電路設(shè)計工具的安裝與使用，涉及幾種集成電路設(shè)計中使用頻率較高且具有市場前景的EDA 軟件，主要包括Mentor 公司的ModelSim，這是業(yè)界最先進(jìn)的HDL 語言仿真平臺；Synopsis 公司的Design Compiler（簡稱為DC），這是業(yè)界最常使用的邏輯綜合軟件。后者是在Linux 運行的邏輯綜合平臺，需要具備一定的Linux 操作系統(tǒng)的基本知識和操作技能，所以本實驗中也涉及一些Linux 常用命令的操作實驗，為后續(xù)的邏輯綜合實驗做好準(zhǔn)備。

第二個實驗是邏輯仿真，主要是設(shè)計一個中等規(guī)模的數(shù)字電路系統(tǒng)，讓學(xué)生通過實踐掌握Verilog HDL 進(jìn)行邏輯設(shè)計的技巧和方法，以及學(xué)習(xí)利用Verilog HDL編寫仿真測試平臺的設(shè)計技巧。同時，本實驗也是為了訓(xùn)練學(xué)生掌握ModelSim 數(shù)字電路設(shè)計仿真平臺的使用方法。

第三個實驗是邏輯綜合，通過一個帶有掃描功能的七段顯示譯碼電路，掌握Verilog 中基于模塊化設(shè)計的理念，熟練掌握集成電路綜合相關(guān)的概念，以及了解各種延遲模型對綜合結(jié)果的重要影響；主要針對ASIC 設(shè)計中基于標(biāo)準(zhǔn)單元庫的設(shè)計流程，讓學(xué)生學(xué)會使用DC綜合工具，并學(xué)會對綜合以后產(chǎn)生的各類時序、功耗和面積報告進(jìn)行解讀和分析，同時要掌握兩種性能優(yōu)化的方法，即優(yōu)化邏輯設(shè)計和優(yōu)化綜合配置，前者需要不斷地對邏輯設(shè)計到邏輯綜合的迭代過程進(jìn)行優(yōu)化，而后者需要通過綜合過程各種延時模型的精確調(diào)整來進(jìn)行優(yōu)化。另外，為滿足自動化綜合的方法，學(xué)生還需要學(xué)習(xí)使用CTL 腳本語言的基本語法。

第四個實驗是針對前一個實驗的ASIC 設(shè)計綜合結(jié)果，采用相應(yīng)的工藝庫，使用自動布局布線腳本進(jìn)行簡單的自動布局布線操作，以產(chǎn)生布線效果，讓學(xué)生可以通過這個實驗，看到綜合后的電路在芯片上出現(xiàn)的實際模樣。這個實驗雖然省略了很多的優(yōu)化步驟，但是可以讓學(xué)生粗略感受到芯片的形成過程，對于相應(yīng)的后端設(shè)計實踐課程起到承上啟下的過渡作用。

第五個和第六個實驗通過兩個更加復(fù)雜的設(shè)計，讓學(xué)生綜合應(yīng)用前面幾個實驗中學(xué)到的知識進(jìn)行整個流程的完整設(shè)計，目的是進(jìn)一步提高學(xué)生邏輯設(shè)計的能力和技巧，讓學(xué)生更加深入地理解和掌握綜合過程中的各種操作方法，以及CTL 腳本的書寫方法。

我們之所以只選擇邏輯設(shè)計和邏輯綜合這兩個主要的集成電路設(shè)計流程，而略過其他流程環(huán)節(jié)，有兩個原因，一是基于學(xué)生知識結(jié)構(gòu)的基礎(chǔ)，本課程是電信專業(yè)集成電路模塊方向?qū)W生的必修課，學(xué)生在這之前學(xué)過的相關(guān)專業(yè)課程主要是數(shù)字電路技術(shù)基礎(chǔ)和集成電路原理兩門課程。在數(shù)字電路技術(shù)基礎(chǔ)課程中，學(xué)生學(xué)習(xí)了數(shù)字電路的組成原理，而其中的電路設(shè)計主要是通過邏輯表達(dá)式的方法進(jìn)行設(shè)計，通過分立器件和小規(guī)模集成電路模塊的組合進(jìn)行電路實現(xiàn)，設(shè)計的電路規(guī)模不大，方法也僅局限于中小規(guī)模電路。而集成電路原理課程，主要是介紹基礎(chǔ)電路中從MOS 器件到單元電路的構(gòu)成方法和原理，以及相應(yīng)的電流、電壓和電容的模型闡述，對應(yīng)的實驗課程主要以全定制的方式實現(xiàn)MOS器件到單元電路的構(gòu)成，而對于復(fù)雜電路的構(gòu)成則缺少方法的支持。所以，需要通過本課程進(jìn)一步結(jié)合與拓展數(shù)字電路和集成電路的知識范圍，使用硬件描述語言的方式進(jìn)行邏輯電路的設(shè)計和使用自動綜合工具的方法進(jìn)行電路的實現(xiàn)，進(jìn)一步鞏固和優(yōu)化數(shù)字集成電路的設(shè)計方法。二是根據(jù)集成電路現(xiàn)代化生產(chǎn)流程中的主次方面進(jìn)行提煉，其中設(shè)計和綜合是前端流程中最為重要的兩個環(huán)節(jié)，其他的一些環(huán)節(jié)基本都是在輔助這兩者進(jìn)行的，因此這兩者就是學(xué)生要重點掌握的知識要點，需要學(xué)生通過理論加實驗的方式進(jìn)行學(xué)習(xí)和加強。

二、實驗指導(dǎo)書的編寫

由于本課程是一門實踐性特別強的課程，我們的初衷是希望教學(xué)能夠盡量接近現(xiàn)代集成電路的工業(yè)流程，讓學(xué)生能夠真正學(xué)有所用，這對學(xué)生以后的就業(yè)和進(jìn)一步深造都有幫助。因為沒有現(xiàn)成合適的實驗指導(dǎo)書可供使用，所以我們根據(jù)實驗室現(xiàn)有的軟硬件條件和集成電路的工業(yè)流程編寫了一套實驗指導(dǎo)書。為了讓實驗指導(dǎo)書不斷跟上集成電路工業(yè)中數(shù)字集成電路設(shè)計制造的現(xiàn)代化先進(jìn)流程，我們在每學(xué)期教學(xué)情況的基礎(chǔ)上及時總結(jié)，并對實驗指導(dǎo)書不斷地進(jìn)行修訂，及時增刪部分內(nèi)容，以期讓實驗指導(dǎo)書更加完善、實驗內(nèi)容更加合理，能夠更好地培養(yǎng)學(xué)生的實踐和創(chuàng)新能力。

為了更好地配合實驗指導(dǎo)書的編寫和實踐課程的教學(xué)，學(xué)院專門撥款購買了相應(yīng)的工業(yè)EDA 軟件系統(tǒng)，讓學(xué)生可以真正地在工業(yè)化環(huán)境下學(xué)習(xí)和設(shè)計，為他們以后的就業(yè)做好充足的準(zhǔn)備。

三、課程考核

為了保質(zhì)保量地完成課程教學(xué)，我們對課程考核也進(jìn)行了認(rèn)真的思考和探索，舍棄了以實驗報告為唯一評價標(biāo)準(zhǔn)的做法，提出了實驗考勤、實驗過程、實驗結(jié)果、實驗報告和期終考核等多種多維度的考核方式，對學(xué)生進(jìn)行綜合的評價和考核。

首先，通過考勤督促學(xué)生意識到每次參與實驗的重要性，一旦學(xué)習(xí)脫節(jié)，后續(xù)環(huán)節(jié)的學(xué)習(xí)銜接就會出現(xiàn)斷裂，不管是目前非常熱門的在線學(xué)習(xí)，還是傳統(tǒng)的課堂教學(xué)，都是如此?，F(xiàn)在網(wǎng)課、慕課等在線的課程都做得非常好，內(nèi)容也非常豐富，只要學(xué)生愿意，幾乎都可以在網(wǎng)上學(xué)習(xí)到很多知識。在“在停學(xué)不聽課”的大背景下，我們也積極地在網(wǎng)上開展了這門課程的部分教學(xué)工作，同樣我們也完善了網(wǎng)上考勤的制度，不讓學(xué)生落下一節(jié)課。

實驗過程考核涉及學(xué)生在實驗過程中表現(xiàn)出來的工作效率，以及對理論知識的消化吸收和轉(zhuǎn)化程度。學(xué)生只有對理論知識進(jìn)行充分理解，并充分實踐，才能讓學(xué)習(xí)鞏固得更加扎實。實驗本身就是為了促使學(xué)生積極開動腦筋，進(jìn)行創(chuàng)新能力的鍛煉。在實踐中，我們發(fā)現(xiàn)，除驗證性或者演示型的簡單實驗以外，對于同樣一個設(shè)計性或者綜合性的實驗要求，不同的學(xué)生往往思路迥異，會出現(xiàn)完全不同的設(shè)計思路，這可能會出乎教師的意料，但這正是鼓勵學(xué)生發(fā)揮創(chuàng)造力和獨創(chuàng)精神的時候，應(yīng)讓不同的設(shè)計思路不斷產(chǎn)生碰撞，教師通過及時的點評給予學(xué)生正面反饋，以加強學(xué)生獨立思考能力的培養(yǎng)。另外，有的實驗要求比較復(fù)雜，需要多名學(xué)生共同合作完成，這就給了學(xué)生鍛煉合作能力的機會，大家相互合作，共同完成一個課題，這是完成大型任務(wù)的必要條件，如果團(tuán)隊協(xié)作得好，就可以非常高效地完成復(fù)雜的任務(wù)。因此，具備獨立思考和團(tuán)隊合作能力的人才就是社會所需要的復(fù)合型人才。我們應(yīng)盡量控制每次課程實驗班級的規(guī)模，人數(shù)控制在20 人到30 人之間，這樣教師對每位學(xué)生的實驗過程都能夠及時地進(jìn)行觀察、記錄和反饋，實驗教學(xué)效果是最好的。人數(shù)過多，要讓教師及時關(guān)注到每人每組的實驗情況幾乎是不可能的，而人數(shù)過少，又會影響教學(xué)的效率。

實驗結(jié)果考核涉及對學(xué)生實驗成果的評價，需要兼顧學(xué)生完成的效率和成果的質(zhì)量。有的學(xué)生追求完美，對結(jié)果要求比較高，那他可能會花費更多的時間去完善；而有的學(xué)生只是追求盡快完成實驗，那他的完成質(zhì)量就有可能會比較粗糙；當(dāng)然也有的學(xué)生既能保質(zhì)保量，又能注意效率，比較快速地完成任務(wù)，而有一些學(xué)生可能會參考太多別人的思路，完成得也比較快速。對于一個有責(zé)任心的教師來說，應(yīng)該結(jié)合實驗過程的觀察，針對實驗結(jié)果進(jìn)行客觀公正的評價，需要花費很多心思和技巧去甄別學(xué)生實驗結(jié)果的優(yōu)劣，提高那些真正愿意學(xué)習(xí)和實踐的學(xué)生的積極性，打消部分學(xué)生偷懶?；乃枷耄屆總€學(xué)生根據(jù)自己的能力盡力完成實驗任務(wù)。

實驗報告是對一個學(xué)生的書面表達(dá)能力進(jìn)行評價的依據(jù)。我們希望通過這項考核讓每一個學(xué)生都能夠根據(jù)自己的實踐過程和自己的理解，結(jié)合理論知識認(rèn)真地書寫實驗報告。往往實驗做得非常細(xì)致的學(xué)生，實驗報告也會寫得比較到位，這說明只要一個人的態(tài)度認(rèn)真，不管是實踐還是報告書寫都能做得很好。所以，實驗報告的考核，可以督促學(xué)生每次實驗都認(rèn)真對待。

最后一點是實驗考試，這是最能體現(xiàn)一個學(xué)生的綜合能力的時候。我們每次課都會安排上機考試，要求學(xué)生根據(jù)要求完成幾個考題，并要求不能彼此交流，必須獨立完成題目所要求的邏輯設(shè)計、仿真、綜合等任務(wù)，必須在規(guī)定的時間內(nèi)完成。一方面，通過對幾次實驗考試過程的分析，我們也不斷總結(jié)題目的難度和覆蓋面，形成一套出題的思路；另一方面，我們搜集集成電路工業(yè)現(xiàn)場的項目課題，將其精簡改造成我們的上機考題，并逐漸完善上機考試題庫。

綜合以上幾個方面，我們盡量客觀公正地給出每個學(xué)生這門課程的最后總評成績。

四、教學(xué)效果

通過對這門課程的精心編排和教學(xué)，學(xué)生對本課程非常認(rèn)可，90%以上的學(xué)生都覺得這門課程對他在集成電路專業(yè)方向的學(xué)習(xí)幫助很大。另外，多角度多維度的考核方式，讓教師與學(xué)生的關(guān)系非常緊密、非常融洽，每學(xué)期末教務(wù)處的“學(xué)評教”的評分中，這門課的平均分?jǐn)?shù)都在良好以上。這也表明了學(xué)生對于教師的認(rèn)可。學(xué)生通過本課程的學(xué)習(xí)，對集成電路的工業(yè)化流程有了非常深入的理解，對后續(xù)的就業(yè)或者研究生深造都具有深遠(yuǎn)的影響。這幾年該專業(yè)的就業(yè)非常穩(wěn)定，近兩年集成電路專業(yè)方向的學(xué)生都找到了滿意的工作，有些考上了研究生，繼續(xù)在集成電路的專業(yè)方向上深造，同時用人單位或者研究生單位對相關(guān)的畢業(yè)生表現(xiàn)滿意度很高，特別在專業(yè)知識的掌握和動手實踐能力上具有較高的認(rèn)可度。

五、不足和完善

雖然本文提出的教學(xué)內(nèi)容和教學(xué)方式已經(jīng)實行了數(shù)年，學(xué)生的反饋不錯，上課流程也比較順暢，但是我們感覺還是需要進(jìn)一步完善課程的內(nèi)容和過程。

比如對實驗內(nèi)容，雖然有驗證的環(huán)節(jié)，但是學(xué)生學(xué)得并不深入，也沒有在驗證方法學(xué)上展開研究。目前在集成電路產(chǎn)業(yè)中，集成電路驗證工程師的地位日益突出，對驗證方法的研究也日益完善，因此有必要在本課程后續(xù)引入深入學(xué)習(xí)和實踐驗證，以及驗證方法學(xué)研究的知識內(nèi)容。

對于工業(yè)化生產(chǎn)的集成電路生產(chǎn)流程，除了設(shè)計、綜合、驗證，還包含其他更加細(xì)致的內(nèi)容，比如可測性設(shè)計、靜態(tài)時序分析等，隨著集成電路的規(guī)模越來越大，這些內(nèi)容的作用和地位也越來越重要，所以在以后的實驗設(shè)計中，可以適當(dāng)?shù)匮a充增加一些這方面的內(nèi)容和要求。

另外，自動布局布線的實驗設(shè)計本來應(yīng)該歸屬于后端設(shè)計的重要內(nèi)容，但本課程教師希望通過該項實驗內(nèi)容的開設(shè)，能夠讓學(xué)生增強構(gòu)建電路的直觀感受，而實際上卻擠占了真正前端設(shè)計的其他內(nèi)容的教學(xué)時間，所以以后的課程改革中可以考慮將該項內(nèi)容去除，替換成更加有效更加豐富的前面論述的驗證等前端設(shè)計內(nèi)容。

六、結(jié)語

數(shù)字集成電路前端設(shè)計及其工程實踐是我校集成電路專業(yè)方向的一門重要專業(yè)實踐課程和環(huán)節(jié)，課程從培養(yǎng)學(xué)生創(chuàng)新能力和協(xié)作能力出發(fā)，從理論講授到動手實踐進(jìn)行了精心的設(shè)計，完成了從邏輯設(shè)計、邏輯仿真到邏輯綜合和自動布局布線的工業(yè)化流程的實驗過程，讓學(xué)生體驗了數(shù)字集成電路設(shè)計制造流程的前端部分，能夠有效地培養(yǎng)社會亟需的集成電路領(lǐng)域的人才。