謝佳明,金建輝,謝鶴齡,楊 寬,李盛洪

(昆明理工大學(xué)信息工程與自動(dòng)化學(xué)院，云南 昆明 650500)

0 引言

對(duì)于功率電路而言，提高工作頻率有利于提高效率、減小電路體積，因此高頻一直是功率電路的發(fā)展方向。目前，提高頻率的方法主要有兩種。一是從功率管著手，通過(guò)更新迭代新技術(shù)、新材料的應(yīng)用縮小其輸入電容大小，例如最新絕緣柵雙極型晶體管(insulated gate bipolar transistor,IGBT)芯片以厚銅替代鋁材，并且在第五代產(chǎn)品基礎(chǔ)上改進(jìn)溝槽柵結(jié)構(gòu)，輸入電容較前代產(chǎn)品從十幾納法到現(xiàn)在的幾納法甚至更小，且具有更強(qiáng)的耐壓能力、應(yīng)力承受能力。二是從驅(qū)動(dòng)電路著手，設(shè)計(jì)具備反饋檢測(cè)、保護(hù)電路等驅(qū)動(dòng)功率增強(qiáng)的電路，提升工作頻率及其可靠性[1]。2019年，徐俊設(shè)計(jì)一種IGBT閉環(huán)驅(qū)動(dòng)芯片，通過(guò)分階段控制IGBT開(kāi)關(guān)過(guò)程，在保證IGBT電流、電壓過(guò)沖安全的情況下，以最大的電流驅(qū)動(dòng)IGBT，負(fù)載接10 nF電容測(cè)試下，輸出驅(qū)動(dòng)電流約為±2.5 A,實(shí)現(xiàn)驅(qū)動(dòng)頻率約為50 kHz[2]。2019年，許東升利用半橋驅(qū)動(dòng)方式，在負(fù)載接1 nF電容測(cè)試下，驅(qū)動(dòng)電流峰值為2.8 A，實(shí)現(xiàn)驅(qū)動(dòng)頻率為500 kHz[3]。

本文基于功率管有源等效模型，對(duì)功率管驅(qū)動(dòng)回路參數(shù)進(jìn)行理想化建模、分析和仿真。從理論上分析了驅(qū)動(dòng)回路參數(shù)值對(duì)功率管高頻工作的影響，提出一種在不改變功率管及驅(qū)動(dòng)電壓的情況下，通過(guò)優(yōu)化驅(qū)動(dòng)回路參數(shù)和提升驅(qū)動(dòng)電路性能(即優(yōu)化驅(qū)動(dòng)電路拓?fù)?大幅提升驅(qū)動(dòng)電路輸出電流、減小驅(qū)動(dòng)電路延時(shí)和加固驅(qū)動(dòng)電路電磁兼容(eletromagnetic compatibility,EMC)的設(shè)計(jì)。該設(shè)計(jì)可有效提高功率管工作頻率及其可靠性。通過(guò)仿真和自主設(shè)計(jì)的驅(qū)動(dòng)電路驅(qū)動(dòng)IGBT管的實(shí)測(cè)，證明這些綜合措施有一定效果。本文以Infineon中FS75R12KT3模塊為例，通過(guò)PLECS軟件仿真，驗(yàn)證了優(yōu)化后的驅(qū)動(dòng)回路參數(shù)可有效提高IGBT管開(kāi)關(guān)頻率，且可靠性顯著增強(qiáng)。

1 IGBT有源等效驅(qū)動(dòng)回路模型

IGBT有源等效驅(qū)動(dòng)回路如圖1所示。

圖1 IGBT有源等效驅(qū)動(dòng)回路Fig.1 IGBT active equivalent drive loop

圖1中：Rg為串聯(lián)柵極電阻；L1為柵極引線等效電感;Rge為并聯(lián)柵射電阻;Lg、Lc、Le分別為柵極、集電極、發(fā)射極寄生電感;Cge、Cgc、Cce分別為柵射、柵集、集射寄生電容[4]，Cgc隨外加電壓變化;Rgin為內(nèi)部柵極電阻，集射可等效為一個(gè)壓控電流源;Uin為驅(qū)動(dòng)信號(hào)。

輸入電容Cies為：

Cies=Cge+Cgc

(1)

驅(qū)動(dòng)回路中除電阻Rg、Rge及電容Cies，其余皆為寄生參數(shù)，在IGBT選型及走線后無(wú)法改變。Rg控制IGBT開(kāi)關(guān)速度及消振。柵射氧化膜耐壓差，Rge的作用是避免氧化膜被靜電擊穿[5-6]。通常取Rg為10 Ω，Rge為10 kΩ(下文將此二值稱為傳統(tǒng)參數(shù))。Cies電壓決定IGBT的開(kāi)關(guān)狀態(tài)，即IGBT的開(kāi)關(guān)是驅(qū)動(dòng)電流對(duì)Cies充放電。開(kāi)通過(guò)程中，當(dāng)Cies上電壓充至IGBT門(mén)檻電壓時(shí)，IGBT微導(dǎo)通。此時(shí)，導(dǎo)通損耗大、管壓降大。通常，在Cies上電壓充至12 V時(shí)，認(rèn)為其處于完全導(dǎo)通狀態(tài)。此時(shí)，管壓降最低、損耗最小。不考慮寄生參數(shù)時(shí)，驅(qū)動(dòng)回路中影響工作頻率的主要有Rg、Rge和Cies。因此，可將驅(qū)動(dòng)回路模型進(jìn)一步理想化。下文對(duì)驅(qū)動(dòng)回路理想化模型進(jìn)行分析。

2 理想驅(qū)動(dòng)回路模型分析

2.1 理想開(kāi)通回路模型分析

基于上述分析，驅(qū)動(dòng)回路的理想開(kāi)通回路模型如圖2所示。圖2中：Uc為Cies電壓；Uin為驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)電壓；Ig為驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)電流；Ige、Ic分別為流經(jīng)Rge、Cies的電流；SW為開(kāi)關(guān)。SW閉合時(shí)，模擬Ic對(duì)Cies充電直至12 V，開(kāi)通過(guò)程完成。

圖2 理想開(kāi)通回路模型Fig.2 Ideal open loop model

設(shè)Cies初始狀態(tài)為0。當(dāng)SW閉合后，根據(jù)拉氏變換對(duì)Cies進(jìn)行暫態(tài)分析，再反變換轉(zhuǎn)換為時(shí)域Ig(t)。其式為：

(2)

Uc(t)為：

(3)

Cies取模塊FS75R12KT3的輸入電容5.3 nF。當(dāng)IGBT開(kāi)關(guān)頻率達(dá)1 MHz時(shí)，半個(gè)周期為500 ns。保留充足的死區(qū)時(shí)間，設(shè)為100 ns，有效高電平脈寬為150～200 ns，剩余脈沖上升、下降沿時(shí)間為200～250 ns。由于分析的是理想回路模型，不考慮實(shí)際存在的寄生參數(shù)，為保留充足余量，開(kāi)通波形上升沿時(shí)間t取50 ns較為理想[7-8]。如果t取值大于50 ns，則會(huì)造成實(shí)際電路開(kāi)通不可靠，使得頻率達(dá)不到1 MHz[9-10]。因此，下述皆按照50 ns為上升沿時(shí)間進(jìn)行分析。

當(dāng)Uin=12 V、Rge=10 kΩ、Cies=5.3 nF，根據(jù)式(2)得到不同Rg值對(duì)應(yīng)的、0時(shí)刻的Ig值，根據(jù)式(3)得到t=50 ns時(shí)刻的Uc值。Rg和Ig、Uc的對(duì)應(yīng)關(guān)系如表1所示。

表1 Rg和Ig、Uc的對(duì)應(yīng)關(guān)系Tab.1 Correspondence between Rg and Ig、Uc

由表1可知，Rg的減小有利于電容快速充電，所以對(duì)驅(qū)動(dòng)回路參數(shù)進(jìn)行優(yōu)化，Rg取值為0.5 Ω，Rge取值為8 Ω(下文將此二值稱為優(yōu)化參數(shù))。同時(shí)也可看出，Rg的減小使Ig增大。當(dāng)Rg=0.5 Ω時(shí)，初始電流Ig=24.0 A。這對(duì)驅(qū)動(dòng)電路輸出初始驅(qū)動(dòng)電流提出了更高的要求。而在如此高頻且大電流輸出的情況下，現(xiàn)有的驅(qū)動(dòng)電路中的寄生參數(shù)會(huì)引發(fā)振蕩、延時(shí)、EMC問(wèn)題，使驅(qū)動(dòng)電路不穩(wěn)定且無(wú)法使IGBT管工作在1 MHz。

當(dāng)Uin=12 V、t=50 ns時(shí)，可根據(jù)式(3)得出傳統(tǒng)參數(shù)下不同Cies對(duì)應(yīng)的電壓Uc1，以及優(yōu)化參數(shù)下對(duì)應(yīng)的電壓Uc2。不同Cies對(duì)應(yīng)的電壓如表2所示。

表2 不同Cies對(duì)應(yīng)的電壓Tab.2 Voltages corresponding to different Cies

由表2可知，Cies的減小有利于電容快速充至驅(qū)動(dòng)電壓，所以減小Cies一直是IGBT提高頻率的發(fā)展方向。此外，在驅(qū)動(dòng)電路相同及Cies大小相同的情況下，優(yōu)化參數(shù)較傳統(tǒng)參數(shù)更有利于IGBT的快速、完全開(kāi)通。

當(dāng)Uc=11.9 V,t=50 ns、Cies=5.3 nF時(shí)，根據(jù)式(3)計(jì)算傳統(tǒng)參數(shù)及優(yōu)化參數(shù)下，不同Uin對(duì)應(yīng)所耗時(shí)間，分別為t1、t2。不同Uin對(duì)應(yīng)的耗時(shí)如表3所示。

表3 不同Uin對(duì)應(yīng)的耗時(shí)Tab.3 Time consumption corresponding to different Uin

由表3可知，傳統(tǒng)參數(shù)下增大Uin有利于Cies快速充至驅(qū)動(dòng)電壓，但改善不顯著。綜合分析可知，在Cies及Uin一定的情況下，唯有優(yōu)化驅(qū)動(dòng)回路參數(shù)才能使Cies快速充至12 V。

2.2 理想關(guān)斷回路模型

與開(kāi)通過(guò)程相反，IGBT關(guān)斷過(guò)程的實(shí)質(zhì)是驅(qū)動(dòng)電流對(duì)Cies進(jìn)行放電。理想關(guān)斷回路模型如圖3所示。

圖3 理想關(guān)斷回路模型Fig.3 Ideal turn-off loop model

圖3中：I′g為驅(qū)動(dòng)電路輸出的泄放電流；I′ge、I′c分別為流經(jīng)Rge、Cies的電流；U′c為Cies兩端電壓；U′in為驅(qū)動(dòng)電路輸出的關(guān)斷電壓。當(dāng)SW閉合時(shí)，U′c放電至約為0 V，關(guān)斷過(guò)程完成。

初始值U′c=12 V、Cies=5.3 nF時(shí)，當(dāng)U′c放電至0.1 V，傳統(tǒng)參數(shù)下不同U′in所耗時(shí)間為t′1、優(yōu)化參數(shù)下所耗時(shí)間為t′2。不同U′in對(duì)應(yīng)的耗時(shí)如表4所示。

表4 不同U′in對(duì)應(yīng)的耗時(shí)Tab.4 Time consumption corresponding to different U′in

由表4可知，在驅(qū)動(dòng)回路參數(shù)不變的情況下，U′in為負(fù)值可加快電容放電；在U′in不變的情況下，優(yōu)化參數(shù)較傳統(tǒng)參數(shù)可明顯加快電容放電速度。

2.3 驅(qū)動(dòng)回路中傳統(tǒng)參數(shù)與優(yōu)化參數(shù)對(duì)比分析

鑒于上述數(shù)據(jù)對(duì)比分析，可得出以下結(jié)果。

①在驅(qū)動(dòng)電路確定的情況下，提升IGBT工作頻率有提高驅(qū)動(dòng)電壓、減小輸入電容及優(yōu)化驅(qū)動(dòng)回路參數(shù)3種方法。驅(qū)動(dòng)電壓受限于柵射氧化膜耐壓值，所以提高幅度有限。輸入電容與IGBT材料、加工及選型有關(guān)，而我國(guó)IGBT的生產(chǎn)、創(chuàng)新較為落后，所以在IGBT選型確定后，優(yōu)化驅(qū)動(dòng)回路參數(shù)可有效提高工作頻率，即減小Rg、Rge的阻值。表1～表4的數(shù)據(jù)表明，此法更為實(shí)用、有效。

②通過(guò)參數(shù)優(yōu)化后的驅(qū)動(dòng)電路，對(duì)驅(qū)動(dòng)電路輸出的初始瞬態(tài)電流能力提出了更高的需求；同時(shí)，在高頻、大功率負(fù)載情況下，由于EMC、分布參數(shù)、寄生參數(shù)的影響，對(duì)驅(qū)動(dòng)電路的穩(wěn)定性也提出了更高的需求。對(duì)此，需要對(duì)驅(qū)動(dòng)電路拓?fù)溥M(jìn)行優(yōu)化，例如將傳統(tǒng)的全橋或半橋驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)換成不對(duì)稱式圖騰柱結(jié)構(gòu)，以增強(qiáng)瞬態(tài)驅(qū)動(dòng)電流；選用功率大、延時(shí)小、額定電流大的三極管作為驅(qū)動(dòng)管；通過(guò)印刷電路板(printed circuit board,PCB)多層板布局，將信號(hào)回路面積最小化，完善EMC、信號(hào)完整性(signal integrity,SI)及電源完整性(power integrity,PI)，以增強(qiáng)驅(qū)動(dòng)電路及驅(qū)動(dòng)回路的整體抗干擾能力。

3 驅(qū)動(dòng)回路的仿真及實(shí)測(cè)分析

3.1 理想驅(qū)動(dòng)回路仿真分析

使用電力電子領(lǐng)域較為專業(yè)的PLECS軟件進(jìn)行仿真。理想驅(qū)動(dòng)回路Uc仿真電路如圖4所示。

圖4 理想驅(qū)動(dòng)回路Uc仿真電路Fig.4 Simulation circuit of ideal drive circuit Uc

圖4中：Pulse與Uin組成一個(gè)頻率為1 MHz、高電平為12 V、低電平為0 V或-5 V、占空比為50%的方波發(fā)生器，用于模擬驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)波形。器件Um1與Scope組成一個(gè)測(cè)量Cies兩端電壓(即Uc)的示波器。當(dāng)方波發(fā)生器為高電平時(shí)，即開(kāi)通過(guò)程，其對(duì)Cies的充電原理如圖2所示。當(dāng)方波發(fā)生器為低電平時(shí)，即關(guān)斷過(guò)程，其對(duì)Cies的放電原理如圖3所示。

3.2 仿真結(jié)果

當(dāng)方波發(fā)生器以高電平/低電平對(duì)Cies作充/放電時(shí)，理想驅(qū)動(dòng)回路開(kāi)通和關(guān)斷時(shí)的Uc波形如圖5所示。當(dāng)方波發(fā)生器為12 V時(shí)，傳統(tǒng)參數(shù)及優(yōu)化參數(shù)開(kāi)通過(guò)程Uc對(duì)比波形如圖5(a)所示，可見(jiàn)相較傳統(tǒng)參數(shù)，優(yōu)化參數(shù)后Uc幾乎垂直上升，即優(yōu)化參數(shù)比傳統(tǒng)參數(shù)更有助于IGBT管快速開(kāi)通，與表1數(shù)據(jù)所得結(jié)論相符。當(dāng)方波發(fā)生器為低電平對(duì)Cies放電時(shí)，示波器波形如圖5(b)所示，可見(jiàn)驅(qū)動(dòng)電路輸出-5 V時(shí)與0 V時(shí)相比，Cies放電更快，即IGBT管關(guān)斷更快。圖5(c)是低電平為-5 V時(shí)傳統(tǒng)參數(shù)及優(yōu)化參數(shù)波形對(duì)比，可見(jiàn)優(yōu)化參數(shù)中Cies放電速度快于傳統(tǒng)參數(shù)，即優(yōu)化參數(shù)較傳統(tǒng)參數(shù)更利于IGBT管關(guān)斷，與表4數(shù)據(jù)所得結(jié)論相符。

圖5 理想驅(qū)動(dòng)回路開(kāi)通和關(guān)斷時(shí)的Uc波形Fig.5 Uc waveforms when ideal drive circuit on and off

3.3 實(shí)際參數(shù)等效柵射端電壓仿真分析

實(shí)際驅(qū)動(dòng)回路GE端電壓仿真電路如圖6所示。

圖6 實(shí)際驅(qū)動(dòng)回路GE端電壓仿真電路Fig.6 Simulation circuit at GE end of actual dive circuit

圖6中，器件Pulse與Uin組成頻率為1 MHz、高電平為12 V、低電平為0 V、占空比為50%的方波發(fā)生器。電壓表與Scope組成測(cè)量GE端電壓的示波器。開(kāi)關(guān)SW延時(shí)于方波發(fā)生器高電平50 ns后閉合，RL為負(fù)載電阻。當(dāng)方波發(fā)生器為高電平，對(duì)Cies充電50 ns后，SW閉合，以模擬IGBT導(dǎo)通負(fù)載工作。

電路各仿真參數(shù)取自Infineon的FS75R12KT3模塊。實(shí)際電路中各參數(shù)如表5所示。表5中：L1、Lg、Rgin、Lc的取值為具有普適性的數(shù)值。

表5 實(shí)際電路中各參數(shù)Tab.5 Parameters in the actual circuit

3.4 仿真結(jié)果及實(shí)測(cè)

實(shí)際驅(qū)動(dòng)回路開(kāi)通和關(guān)斷時(shí)GE端電壓波形如圖7所示。

圖7 實(shí)際驅(qū)動(dòng)回路開(kāi)通和關(guān)斷時(shí)GE端電壓波形Fig.7 GE end voltage waveforms when the actual drive loop switch on and off

圖7(a)為方波發(fā)生器為高電平時(shí)的開(kāi)通過(guò)程。對(duì)比傳統(tǒng)參數(shù)及優(yōu)化參數(shù)曲線可明顯看出，相較傳統(tǒng)參數(shù)，優(yōu)化參數(shù)能更快地使GE端電壓達(dá)12 V，即IGBT管開(kāi)通更快。圖7(b)為方波發(fā)生器為低電平時(shí)的傳統(tǒng)參數(shù)下關(guān)斷過(guò)程，可見(jiàn)GE端電壓振動(dòng)顯著且振幅大。圖7(c)為優(yōu)化參數(shù)下關(guān)斷過(guò)程，可見(jiàn)GE端振蕩變小且振幅小。對(duì)比圖7(b)和圖7(c)可知，相較傳統(tǒng)參數(shù)，優(yōu)化參數(shù)可使GE端關(guān)斷電壓波形振蕩明顯減少且振幅減小。這是因?yàn)閮?yōu)化參數(shù)中改用了小的Rge，使關(guān)斷瞬間的干擾及位移電流能以更大I′ge進(jìn)行泄放，從而最大程度地避免誤開(kāi)通及柵氧化層被擊穿的可能性。

實(shí)測(cè)驅(qū)動(dòng)波形如圖8所示。實(shí)測(cè)中，自主設(shè)計(jì)驅(qū)動(dòng)電路采用圖騰柱驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)，對(duì)電源系統(tǒng)進(jìn)行全面的電源完整性改善，且通過(guò)多層PCB布板完善驅(qū)動(dòng)電路整體SI、EMC，采用優(yōu)化驅(qū)動(dòng)回路參數(shù)。功率管工作頻率大于500 kHz時(shí)，驅(qū)動(dòng)波形陡峭且振蕩小。

圖8 實(shí)測(cè)驅(qū)動(dòng)波形Fig.8 Measured drive waveform

4 結(jié)論

本文從功率管等效開(kāi)通和關(guān)斷驅(qū)動(dòng)回路模型方面，研究了影響功率管開(kāi)通和關(guān)斷的因素，提出了當(dāng)?shù)刃л斎腚娙菀欢〞r(shí)，在不提高驅(qū)動(dòng)電壓的情況下，要讓功率電路在高頻、大負(fù)載下穩(wěn)定工作，相對(duì)經(jīng)濟(jì)、可靠、實(shí)用的方法為優(yōu)化驅(qū)動(dòng)回路參數(shù)和提升驅(qū)動(dòng)電路性能。

仿真結(jié)果顯示，該方法可以實(shí)現(xiàn)參數(shù)優(yōu)化后驅(qū)動(dòng)電流變大，驅(qū)動(dòng)頻率提升，同時(shí)有效地削弱了由母線電壓傳輸導(dǎo)致的干擾、減小了驅(qū)動(dòng)信號(hào)振蕩，保護(hù)了驅(qū)動(dòng)電路。

優(yōu)化驅(qū)動(dòng)回路參數(shù)時(shí)，必須先提升驅(qū)動(dòng)電路性能指標(biāo)，再提升功率管工作頻率。其有效性已由電路仿真和實(shí)測(cè)予以驗(yàn)證。本文中的自主設(shè)計(jì)驅(qū)動(dòng)電路，優(yōu)化了驅(qū)動(dòng)電路拓?fù)?，大幅提升了?qū)動(dòng)電路輸出電流，減小了驅(qū)動(dòng)電路延時(shí)，加固了驅(qū)動(dòng)電路EMC設(shè)計(jì)。后續(xù)將對(duì)自主設(shè)計(jì)的驅(qū)動(dòng)電路作進(jìn)一步研究。