郭春宏，金 麗，唐維平，張 瑞，李孟委

(1.中北大學(xué)南通智能光機(jī)電研究院，江蘇南通 226000；2.中北大學(xué)儀器與電子學(xué)院，山西太原 030051； 3.中北大學(xué)前沿交叉科學(xué)研究院，山西太原 030051)

0 引言

微機(jī)械陀螺是一種用于測量角速度或姿態(tài)角的慣性傳感器。與傳統(tǒng)機(jī)械式或光學(xué)式陀螺儀相比，微機(jī)械陀螺以其體積小、質(zhì)量輕、成本低、精度高和易于集成等優(yōu)點廣泛應(yīng)用在消費電子、汽車、工業(yè)控制系統(tǒng)和慣性導(dǎo)航等方面[1-3]。微機(jī)械陀螺是以哥氏效應(yīng)為基礎(chǔ)，在驅(qū)動模態(tài)上施加1個靜電力作用，當(dāng)外界有角速度輸入時,其檢測模態(tài)上會產(chǎn)生相應(yīng)的受迫振動,通過檢測受迫振動帶來的陀螺參數(shù)變化即可標(biāo)定被測角速度信號。具有高靈敏度的微陀螺結(jié)構(gòu)可有效檢測微弱科里奧利力的大小。微陀螺結(jié)構(gòu)的靈敏度主要取決于驅(qū)動模態(tài)和檢測模態(tài)的質(zhì)量因子及模態(tài)匹配特性。因此對表頭的頻響特性測試對微機(jī)械陀螺的驅(qū)動和檢測控制[4]以及模態(tài)匹配[5]等分析具有重要的意義。

針對不同驅(qū)動和檢測方式的微陀螺結(jié)構(gòu)需要采用不同的頻響特性測試方法。目前，最常見的測試方法是采用基于通用儀器的掃頻測試[6]，其原理簡單，適用性強(qiáng)，但是其測試效率低，不適用于大批量的微陀螺頻響特性測試。隨后，一些小組提出采用非掃頻的方法實現(xiàn)微機(jī)械陀螺的頻響特性測試[7-11]。比如，對陀螺的驅(qū)動端施加直流階躍信號、脈沖信號等激勵信號[7-10]，通過對驅(qū)動檢測端反饋信號的分析實現(xiàn)快速測定諧振頻率與品質(zhì)因子。文獻(xiàn)[11]還提出了一種基于黃金分割搜索算法的測量方法，根據(jù)區(qū)間頻率點的幅值，通過尋找函數(shù)極大值來求解微機(jī)械陀螺的諧振頻率點。這些方法相對于傳統(tǒng)的掃頻方式極大地提高了測試效率。

為了實現(xiàn)高效率、自動化的微機(jī)械陀螺性能測試，本文設(shè)計了基于FPGA的微機(jī)械陀螺頻響特性測試系統(tǒng)。采用直接數(shù)字頻率合成器(DDS)合成自動掃頻信號，基于鎖相放大原理解調(diào)并放大反饋信號，通過UART協(xié)議實現(xiàn)FPGA與PC端的通信，實現(xiàn)實時顯示頻響特性曲線。該測試系統(tǒng)適用于電磁驅(qū)動/檢測方式陀螺頻響特性測試。

1 微機(jī)械陀螺頻響特性測試系統(tǒng)總體設(shè)計

基于FPGA微機(jī)械陀螺頻響特性測試系統(tǒng)的總體設(shè)計方案如圖1所示。上位機(jī)設(shè)置初始頻率、截止頻率、掃頻步長、步長時間等參數(shù)，通過UART協(xié)議將數(shù)據(jù)發(fā)送到FPGA。依據(jù)DDS原理，將相應(yīng)的參數(shù)轉(zhuǎn)換為相應(yīng)的頻率控制字，使DDS模塊產(chǎn)生3路目標(biāo)設(shè)置的數(shù)字掃頻信號。通過給定相位控制字，使一路信號移相90°作為鎖相放大余弦參考信號，第二路作為鎖相放大正弦參考信號，最后一路與上位機(jī)發(fā)送的幅值控制字相乘得到驅(qū)動信號，從而實現(xiàn)幅值可調(diào)的掃頻驅(qū)動信號，控制數(shù)模轉(zhuǎn)換器(DAC)輸出模擬驅(qū)動信號。由于DAC輸出驅(qū)動信號幅值有限，通過放大電路結(jié)合電壓跟隨器產(chǎn)生高幅值、低阻抗以及驅(qū)動能力較強(qiáng)的陀螺驅(qū)動信號，陀螺反饋信號輸出端經(jīng)低噪聲放大電路后由ADC采集信號，發(fā)送到FPGA的鎖相放大模塊，通過鎖相放大模塊將反饋信號進(jìn)行解調(diào)放大，并通過UART協(xié)議將頻率控制字以及鎖相放大后的幅值信息傳輸至上位機(jī)。

1.1 基于FPGA的自動掃頻DDS信號發(fā)生器

直接數(shù)字頻率合成器(DDS)，是從相位概念出發(fā)，直接合成所需波形的一種頻率合成技術(shù)，具有較高的頻率分辨率[12]。具體的原理示意圖如圖2所示，主要由相位累加器、相位調(diào)制器、ROM查找表和數(shù)模轉(zhuǎn)換器組成。

在每個系統(tǒng)時鐘周期到來時刻，相位累加器對頻率控制字進(jìn)行累加并將高位截斷輸出到相位調(diào)制器。頻率控制字在相位調(diào)制器中與相位控制字相加，從而實現(xiàn)相位調(diào)制。將相位調(diào)制后的數(shù)據(jù)作為地址輸出到ROM查找表中進(jìn)行尋址，得到對應(yīng)的量化幅度值，最后通過DAC芯片將數(shù)字信號轉(zhuǎn)為對應(yīng)的模擬信號。

直接數(shù)字頻率合成器(DDS)中，頻率控制字為M，系統(tǒng)時鐘為fc，N為相位累加器位數(shù)，則DDS的輸出信號頻率f0表示為

(1)

由式(1)可知，輸出信號的頻率只與頻率控制字、相位累加器位數(shù)以及系統(tǒng)時鐘頻率相關(guān)。在相位累加器和系統(tǒng)時鐘頻率確定的情況下，頻率控制字將直接決定信號的頻率變化。

掃頻信號需要能夠?qū)哳l步長、步長時間以及掃頻幅值等參數(shù)進(jìn)行設(shè)置，由式(1)可知，通過對頻率控制字的累加能夠?qū)崿F(xiàn)掃頻功能，對累加量、累加時間以及相位累加器最大值的改變，實現(xiàn)掃頻步長、掃頻時間以及截止頻率的控制。將ROM查找表輸出數(shù)字信號與幅值控制字相乘，最終實現(xiàn)對輸出信號幅值的控制。

1.2 數(shù)字式鎖相放大器設(shè)計

鎖相放大器只對被測信號本身和與參考信號同頻率(或倍頻)、同相的噪聲分量有響應(yīng)，因此鎖相放大器能夠從干擾環(huán)境中分離出特定頻率信號，改善檢測信噪比[13]。由于待測試的電磁驅(qū)動/檢測微陀螺結(jié)構(gòu)在科氏力作用下反饋信號較小，容易受噪聲干擾，因此使用鎖相放大器可有效地濾除噪聲來改善信噪比，其鎖相放大原理如圖3所示。

若微陀螺的反饋信號表示為

v(t)=Asin(ωt+θ)

(2)

式中：A為反饋信號的幅值；θ為反饋信號的初始相位。

假設(shè)正弦和余弦參考信號分別表示為vs(t)=Bsin(ωt)和vc(t)=Bcos(ωt)，將反饋信號與正弦參考信號相乘并積分可以得到：

(3)

當(dāng)取整個周期為計算周期時，得到

(4)

同理，將反饋信號與余弦參考信號相乘后積分得到：

(5)

由式(4)和式(5)可知：

我想到這所房子的真正所有者，帶著做賊一般的心情，忐忑不安地踏進(jìn)了白麗筠的家門。她的居室豪華氣派，呈現(xiàn)出一種非凡的氣度和格調(diào)，看上去還是蠻震撼的。尤其令我羨慕的是：墻壁上裝飾著一些黑白照片，照片上的白麗筠衣著講究，背景是一些世界著名的景點，不是布景而是實景，是親臨現(xiàn)場的留影。她竟然去過那么多地方呀！羨慕之余忍不住在心里贊嘆，真有錢！看見我對照片感興趣，白麗筠給我拿來幾大冊她的影集，那里面全是她的個人寫真，最令我有感覺的地方是，她的表情或者說神情里流露出來一種淡漠、冷峻的氣質(zhì)，一副看破紅塵、滿不在乎的樣子，因為不再像我輩一樣巴巴結(jié)結(jié)地求上進(jìn)，她就有了一副貴族的姿態(tài)，這使她的生活變得有點令人景仰。

(6)

特殊情況下，當(dāng)參考信號幅值B=1時，即獲得待測幅值A(chǔ)。從以上分析中可以看出，陀螺驅(qū)動信號與反饋信號頻率相同并已知，滿足使用鎖相放大器的要求。通過ADC將反饋信號轉(zhuǎn)換為數(shù)字信號進(jìn)入FPGA，將反饋信號分別與DDS產(chǎn)生的正弦余弦參考信號進(jìn)行乘累加運算，將運算結(jié)果平方和即實現(xiàn)了對反饋信號幅值的解調(diào)與放大功能。

1.3 系統(tǒng)相關(guān)硬件設(shè)計

依據(jù)需求搭建了硬件電路，主要包括FPGA主控電路、DAC/ADC、放大電路以及電壓跟隨器電路等。選擇Cyclone-Ⅲ系列EP3C25E144C7芯片作為主控芯片，選用AD7982芯片作為模數(shù)轉(zhuǎn)換芯片，該芯片提供常規(guī)的SPI接口與主控芯片實現(xiàn)通信，具有18位的采樣精度和1 MSPS的數(shù)據(jù)吞吐率，能夠保證反饋信號較小時的采樣精度以及采集速率的要求。

由于實驗中待測的微陀螺結(jié)構(gòu)的諧振頻率在kHz量級，選用AD5541作為數(shù)模轉(zhuǎn)換芯片，該芯片可提供16位的傳輸精度，完全能夠滿足驅(qū)動信號的頻率與精度的要求。但由于DAC輸出電壓幅值有限，而微機(jī)械陀螺需要較高的驅(qū)動電壓信號，所以需要對DAC的輸出信號進(jìn)行后續(xù)放大。考慮到微陀螺驅(qū)動梁阻抗較小，而前級放大電路的阻抗相對很大，致使輸入輸出端阻抗不匹配，使得大部分電壓分配到前級電阻上。因此，設(shè)計使用高輸入阻抗低輸出阻抗的交流電壓跟隨器作為緩沖從而實現(xiàn)阻抗匹配，具體的電壓跟隨器如圖4所示，所使用的運放芯片為OPA277，將芯片輸出與反相輸入端連接，實現(xiàn)電壓跟隨器功能。

由于反饋信號幅值很小，使用AD8428芯片對反饋信號實現(xiàn)2 000倍放大。AD8428芯片是超低噪聲儀表放大器，可用于精確測量微小的高速信號。放大后的信號通過低通濾波器濾除高頻信號，得到的微陀螺反饋信號通過ADC轉(zhuǎn)換為數(shù)字信號進(jìn)入FPGA芯片。FPGA與上位機(jī)通過UART協(xié)議實現(xiàn)通信，UART是通用串行數(shù)據(jù)總線，可以實現(xiàn)全雙工傳輸和接收，便于上位機(jī)數(shù)據(jù)的發(fā)送以及接收。通信芯片采用CH340G芯片將UART轉(zhuǎn)換為MINI-USB接口，從而實現(xiàn)上位機(jī)與FPGA的通信。

1.4 LabVIEW上位機(jī)設(shè)計

依據(jù)UART通信協(xié)議，調(diào)用VISA完成串口參數(shù)的設(shè)置，將PC的波特率設(shè)置為115 200，數(shù)據(jù)位為8位，設(shè)置起始位與停止位，無奇偶校驗位。

寫入數(shù)據(jù)使用VISA Write，讀取數(shù)據(jù)使用VISA Read。需要寫入的數(shù)據(jù)類型分別有頻率、截止頻率、掃頻步長、步長時間和幅值等數(shù)據(jù)，分別對應(yīng)5個數(shù)值。寫入數(shù)據(jù)時，首先寫入一組8位數(shù)據(jù)表明其數(shù)據(jù)類型，之后寫入對應(yīng)類型的數(shù)據(jù)。

讀取數(shù)據(jù)時，對讀取到的8位數(shù)據(jù)進(jìn)行排列重組，還原為4組32位數(shù)據(jù)。對FPGA發(fā)送的2組確定的32位幀頭與幀尾進(jìn)行檢測，如果數(shù)值正確，則幀頭與幀尾之間的數(shù)據(jù)為所要讀取的頻率與鎖相放大數(shù)據(jù)，將2組數(shù)據(jù)通過XY圖顯示并保存。通過對幅值最大值的判定確定諧振頻率，利用半功率帶寬法計算得到Q值，并將2組數(shù)值實時顯示。具體設(shè)計的LabVIEW上位機(jī)前面板如圖5所示。

2 基于FPGA微機(jī)械陀螺頻響特性測試

實驗中采用的微機(jī)械陀螺為面內(nèi)檢測結(jié)構(gòu)，圖6為微機(jī)械陀螺的電磁驅(qū)動方式。

驅(qū)動導(dǎo)線以及驅(qū)動反饋導(dǎo)線分別布于驅(qū)動梁和驅(qū)動反饋梁上，驅(qū)動磁場由永磁體產(chǎn)生，分布于結(jié)構(gòu)兩側(cè)。當(dāng)有驅(qū)動信號輸入時，驅(qū)動導(dǎo)線在永磁場作用下產(chǎn)生電磁驅(qū)動力帶動驅(qū)動梁振動，同時驅(qū)動梁帶動質(zhì)量塊、驅(qū)動反饋梁以及梁上的驅(qū)動反饋導(dǎo)線往復(fù)運動，驅(qū)動反饋導(dǎo)線在切割磁感線作用下產(chǎn)生電動勢，從而產(chǎn)生反饋信號。

在對微機(jī)械陀螺的頻響特性測試中，設(shè)置初始頻率為3.030 kHz，截止頻率為10.000 kHz，掃頻步長為0.1 Hz，步長時間為0.8 s。測試實驗裝置圖如圖7所示，由上位機(jī)顯示結(jié)果(圖8)，可以得到該陀螺驅(qū)動模態(tài)諧振頻率為3.074 1 kHz，檢測模態(tài)諧振頻率為3.100 5 kHz，驅(qū)動模態(tài)和檢測模態(tài)的頻差約為26 Hz。利用半功率帶寬法實時計算陀螺Q值，可以得到陀螺驅(qū)動模態(tài)Q值為872.4，檢測模態(tài)Q值為723.5。

3 結(jié)束語

為了實現(xiàn)對微機(jī)械陀螺驅(qū)動及檢測模態(tài)的動態(tài)性能測試，設(shè)計了基于FPGA的微機(jī)械陀螺頻響特性測試系統(tǒng)。通過在上位機(jī)設(shè)置初始頻率、截止頻率、掃頻步長、步長時間等參數(shù)，采用直接數(shù)字頻率合成器(DDS)合成自動掃頻信號。基于鎖相放大原理解調(diào)并放大反饋信號，通過UART協(xié)議實現(xiàn)FPGA與PC端的通信，在上位機(jī)實時顯示頻響特性測量結(jié)果。該方法無需額外的測試設(shè)備即能夠?qū)崿F(xiàn)對微機(jī)械陀螺驅(qū)動/檢測模態(tài)的實時動態(tài)測試，具有很強(qiáng)的可靠性和適用性，將極大提高微機(jī)械陀螺動態(tài)性能的測試效率。