邱小華 楊鵬飛 曾憲悉 胡玉春

（惠州中京電子科技有限公司，廣東 惠州 519029）

0 前言

高速PCB線路設計的目的是使得數(shù)據(jù)能夠高效準確的傳輸，就必須要保證所設計電路的信號完整性（SI）。在高速線路中工作頻率越來越高，在信號的傳輸過程中受多種不利因素的影響致使信號失真。內(nèi)層信號線過孔時導通孔的殘根（Stub）產(chǎn)生的寄生電容不僅會影響阻抗的大小與時延，反射也會干擾信號的傳輸導致?lián)p耗的增加，為得到更好的信號傳輸質(zhì)量，一個常用的方法就是對帶狀線（Strip line）的信號傳輸孔進行背鉆，將殘根進行鉆除或減少，從而減少寄生電容和電感對信號傳輸?shù)挠绊憽?/p>

本文主要就是從背鉆對內(nèi)層帶狀線過孔或不背鉆與不同殘根值時對信號傳輸時阻抗以及插損兩個方面的影響進行研究。

1 試驗板

試驗采用12層電性測試板設計損耗及阻抗模塊，選用低介質(zhì)損耗等級材料Synamic6GX，設計2層背鉆（走線L3→測量L1層與走線L11→測量L12層）來對比不同殘根值與阻抗和插入損耗之間的關系。試驗板結構如圖1所示。采用網(wǎng)絡分析儀（VNA），測試產(chǎn)品阻抗、內(nèi)層帶狀線（Stripline）的損耗數(shù)據(jù)。

圖1 試驗板背鉆設計示意圖

2 試驗方案

本次試驗所使用的板材選用生益Synamic6GX，背鉆設計的兩個層次（L3&L11）對應殘根值長度信息如表1所示。測試設備為四端口網(wǎng)絡分析儀E5071C。L3層信號層設計在L1層測試，因此從L12層進行背鉆；L11層信號層設計在L12層測試，因此從L1層進行背鉆。在成品測試時依據(jù)順序依次測試不同殘根值時的阻抗及損耗數(shù)據(jù)。

表1 殘根值長度

3 測試結果與分析

3.1 實測殘根值情況

如圖2所示，實測殘根值與設計目標殘根值基本上都在0～0.075 mm內(nèi)，符合要求。

3.2 不同殘根值對阻抗的影響

如圖3、圖4所示測試得到不同殘根值時采用VNA測得的阻抗值大小情況，可以很明顯看出在0.34～0.38 ns的范圍內(nèi)有阻抗值下降的情況，而且下降程度隨著殘根值的增加而加大。另外可以發(fā)現(xiàn)下降的位置也是不固定的，與殘根大小也有一定的關系。從表2可以看出：L3層Stub值凹陷的最小阻抗處的凹陷點時間從0.354 ns逐漸轉移到0.378 ns，L11層Stub值凹陷最小阻抗處的凹陷點時間從0.342 ns逐漸轉移到0.378 ns。

表2 阻值下降最低點時間及對應阻值

圖3 Synamic6GX L3層不同Stub值時阻抗測量數(shù)據(jù)

圖4 Synamic6GX L11層不同Stub值時阻抗測量數(shù)據(jù)

常規(guī)阻值測量方面，取值范圍不管是10%～90%還是20%～80% 均為中間的平滑區(qū)域，此區(qū)域內(nèi)阻抗并不受0.34～0.38 ns阻值下降的影響，因此常規(guī)手段監(jiān)控的阻抗測量輸出結果并沒有影響（如圖5所示）。

圖5 不同Stub值凹陷最大處阻抗值數(shù)據(jù)

造成過孔阻抗減小現(xiàn)象的主要原因是隨著Stub的增長，寄生電容變大，信號過孔傳播時就好比高速信號的容性負載，造成信號在過孔處阻值變小，而且寄生電容也造成了信號的延遲和上升沿。其寄生電容的計算方法如式（2）[1][2]所示。

其中：C表示過孔的寄生電容，εr表示PCB的相對介電常數(shù)，T表示PCB的厚度（過孔深度），D1和D2分別表示差分阻抗線所在層過孔焊環(huán)及相鄰層反焊環(huán)的直徑[3]。上式中介電常數(shù)εr、差分線為同層次同設計的焊盤直徑D1和D2均可看作是固定值，所以過孔的寄生電容C會隨著過孔深度T值增加而變大。當Stub為過孔未背鉆時的深度時,即PCB厚度時，此時寄生電容最大，對交流信號的阻礙最小，此時過孔阻抗值最小，同時的電容增加也使得信號變緩和時延的發(fā)生[3][4]。隨著Stub長度的減小，過孔處連接的PCB厚度也相應減小，此時對應的過孔寄生電容將會逐漸減小，過孔處的阻抗值隨之而增加。

3.2 不同殘根值對插入損耗的影響

對兩組材料測試254 mm（10 in ）帶狀線（L3+L11）的損耗數(shù)據(jù)（含夾具和過孔），測試插入損耗的結果如圖6、圖7所示。

圖6 Synamic6GX L3層不同Stub值測量損耗數(shù)據(jù)

圖7 Synamic6GX L11層不同Stub值測量損耗數(shù)據(jù)

（1）可以看到L3層的Stub：0.25 mm-0.51 mm-0.76 mm-1.14 mm插損值之間的差異整體隨著stub增大而增加但增幅并不明顯（從0.25 mm到1.14 mm變化最大值@8 GHz時8.2%）；

（2）L11層設計的Stub值：0.13 mm-0.38 mm-0.64 mm-1.27 mm也是類似情況，12GHz前Stub值從0.13 mm-1.27 mm的增幅最大值@8 GHz 4.2%，但是在12 GHz后Stub值1.27 mm的損耗明顯加大，在20 GHz時超出0.13 mm設計達58.7%；從以上測試結果可以得出：不同Stub對于損耗結果有一定的影響，但是Stub值在1.14 mm范圍內(nèi)時20 GHz的測量范圍內(nèi)stub值增加對插損結果影響在10%以內(nèi)。Stub值超過到達1.22 mm以上時在12 GHz頻率開始就會產(chǎn)生明顯的插損變大的情況，而12 GHz之前同樣差異不明顯（10%內(nèi)）。

4 結論

本文通過對高速材料Synamic6GX設計電性測試板，在兩個層次分別測量殘根值變化對阻抗及損耗的影響，得出如下結論。

（1）殘根值大小對阻抗測量時的阻值測量（范圍10%～90%或20%～80%）不會有影響；

（2）殘根值大小會影響過孔處的阻抗，且值越大過孔處的阻抗越小；

（3）殘根值大小影響信號的上升沿和時延，且值越大時延越明顯；

（4）殘根值大小在1.14 mm以內(nèi)對損耗幾乎無影響，在1.22 mm以上時在12 GHz就會產(chǎn)生明顯的損耗增加的問題。