李興紅，張聆玲，楊 琴

(成都理工大學(xué)工程技術(shù)學(xué)院，四川 成都 614007)

1 引言

計(jì)算機(jī)技術(shù)的快速發(fā)展，在控制領(lǐng)域也得到廣泛應(yīng)用，其中典型的有光電經(jīng)緯儀等設(shè)備。為了提高光電經(jīng)緯儀的快速跟蹤及精度等參數(shù)，越來越多的復(fù)雜實(shí)時(shí)算法被應(yīng)用到伺服控制系統(tǒng)當(dāng)中，這就要求伺服控制器要在有限的時(shí)間內(nèi)完成大量的運(yùn)算，即將計(jì)算機(jī)與伺服控制系統(tǒng)相結(jié)合，在伺服系統(tǒng)中利用計(jì)算機(jī)來完成系統(tǒng)校正，使系統(tǒng)更加智能化。目前用于經(jīng)緯儀伺服系統(tǒng)的控制器基本是采用PC/104結(jié)構(gòu)的工控機(jī)[1]，因此只有不斷地疊加不同功能的板卡才能組成實(shí)際應(yīng)用的伺服控制器，這不僅造成控制系統(tǒng)體積的增加，而且可靠性也隨之降低。鑒于此，系統(tǒng)設(shè)計(jì)了一套基于DSP+FPGA的伺服控制器應(yīng)用于經(jīng)緯儀伺服控制系統(tǒng)，并對(duì)伺服系統(tǒng)進(jìn)行了控制，將多種控制算法嵌入到控制器中，不斷修正直至控制效果達(dá)到隨動(dòng)系統(tǒng)所要求的指標(biāo)。

2 伺服控制系統(tǒng)硬件設(shè)計(jì)

伺服跟蹤系統(tǒng)其作用是按照指令分別驅(qū)動(dòng)垂直軸作方位方向、水平軸做俯仰方向的復(fù)合運(yùn)動(dòng)，使各傳感器的光軸連續(xù)地穩(wěn)定的跟蹤空中飛行目標(biāo)，以保證攝影、攝像和測(cè)量等控制操作的進(jìn)行。而光電經(jīng)緯儀中的伺服系統(tǒng)主要完成精密跟蹤任務(wù)，它主要是根據(jù)雷達(dá)、中心機(jī)、理論彈道等數(shù)據(jù)的引導(dǎo)完成實(shí)時(shí)跟蹤[2]，還可以根據(jù)電視測(cè)量系統(tǒng)提供的脫靶量進(jìn)行精密跟蹤。

本系統(tǒng)所設(shè)計(jì)的伺服控制器拋棄原有的PC104結(jié)構(gòu)，改用功能全、速度快的TI公司的TMS320LF2812[3]芯片作為核控制芯片，外圍電路主要包括：核心最小系統(tǒng)電路、FPGA邏輯控制、存儲(chǔ)器擴(kuò)展、通訊擴(kuò)展、AD采樣、液晶顯示、整形延時(shí)等，其結(jié)構(gòu)框圖如圖1所示，即采用以DSP+FPGA為基礎(chǔ)的思想來實(shí)現(xiàn)伺服控制系統(tǒng)的硬件設(shè)計(jì)，從而實(shí)現(xiàn)被控對(duì)象的全數(shù)字化控制。

圖1 伺服控制系統(tǒng)組成

2.1 核控制最小系統(tǒng)電路

系統(tǒng)伺服控制器的核控制芯片，自身是低電壓供電(3.3V外設(shè)、1.8V內(nèi)核)，故選用TI公司LDO芯片TPS767D318[4]為DSP供電；由于自身是低電平復(fù)位，系統(tǒng)選用MAX6825為其復(fù)位；選用CO48-30M作為系統(tǒng)時(shí)鐘；為了剔除每次修改控制程序后必須對(duì)Flash EPROM進(jìn)行擦除和寫入所帶來的不便，系統(tǒng)選用CYPRESS公司的CY7C1041CV33的CMOS靜態(tài)RAM作為外擴(kuò)存儲(chǔ)器。

目前經(jīng)緯儀上伺服控制的接口板主要是利用FPGA直接產(chǎn)生方位、高低傳動(dòng)控制的PWM波及控制狀態(tài)，PWM波及方向控制信號(hào)經(jīng)光電隔離和預(yù)放大后輸出至功率放大器輸入端；同時(shí)該計(jì)算機(jī)實(shí)時(shí)完成伺服控制、與經(jīng)緯儀各分系統(tǒng)通過串口進(jìn)行信息交換及數(shù)據(jù)與狀態(tài)采集等工作；配以相應(yīng)的接口，實(shí)現(xiàn)運(yùn)算和控制功能。本系統(tǒng)中的接口全部都是在FPGA中實(shí)現(xiàn)，系統(tǒng)使用ALTERA公司的邏輯控制芯片EPM7512對(duì)輸入的信號(hào)進(jìn)行合理的分配，減小系統(tǒng)體積，方便接口更改。

圖2 擴(kuò)展RAM的接口邏輯分配

2.2 通訊及整形模塊

系統(tǒng)的核心CPU含2個(gè)SCI[5]通訊口，當(dāng)CUP與其它多外設(shè)之間通訊時(shí)就受到通訊口被占用的限制，因此，利用TL16C554將DSP擴(kuò)展成多串口的CPU來解決上述問題。同時(shí)為了便于在PC機(jī)上調(diào)試，系統(tǒng)擴(kuò)展了一個(gè)RS-232標(biāo)準(zhǔn)接口，其余為RS-422標(biāo)準(zhǔn)接口，圖3用示波器顯示RS422通訊口的發(fā)送后的差分?jǐn)?shù)據(jù)。

圖3 示波器RS422通訊口的發(fā)送后的差分?jǐn)?shù)據(jù)

為了對(duì)外部進(jìn)入DSP的某些存在尖峰信號(hào)或特殊信號(hào)加以整形和延時(shí)，系統(tǒng)采用了集成單穩(wěn)態(tài)觸發(fā)器74LS123芯片來完成。

2.3 檢測(cè)單元

電機(jī)速度的反饋與控制是隨動(dòng)控制系統(tǒng)中重要的內(nèi)容，本系統(tǒng)本系統(tǒng)中采用德國(guó)KUBLER 微型增量型編碼器8.5868.120R.3112.Y027[6](供電電壓5V，6000線，啟動(dòng)轉(zhuǎn)矩<0.01Nm)完成速度及位置的反饋檢測(cè)。

3 控制算法的選擇及校正

現(xiàn)代自動(dòng)化設(shè)備為了完成運(yùn)動(dòng)控制大多是閉環(huán)系統(tǒng)，經(jīng)緯儀的伺服系統(tǒng)由高低和方位兩個(gè)控制系統(tǒng)組成，它們的基本結(jié)構(gòu)相同，由速度回路和位置回路組成雙閉環(huán)單輸入單輸出位置隨動(dòng)系統(tǒng)[7]，如圖4所示。系統(tǒng)中的速度回路由電機(jī)及負(fù)載、編碼器、功放等組成，同時(shí)包含速度負(fù)反饋及速度校正環(huán)節(jié)；位置回路由位置負(fù)反饋、位置校正環(huán)節(jié)及等效為一階慣性環(huán)節(jié)后的速度回路構(gòu)成。硬件采用高速全數(shù)字控制，此處的執(zhí)行機(jī)構(gòu)采用直流力矩電機(jī)。

圖4 跟蹤伺服控制系統(tǒng)原理框圖

受PWM波驅(qū)動(dòng)的電機(jī)控制光學(xué)跟蹤架轉(zhuǎn)動(dòng)，從而達(dá)到快速準(zhǔn)確的跟蹤目標(biāo)，由于電機(jī)給定17.7V，通過測(cè)定輸出5.3V，則放大倍數(shù)K≈3.34，由飛升曲線法得到機(jī)電時(shí)間常數(shù)Tm≈0.148。系統(tǒng)對(duì)最大角速度對(duì)max=60°/s、最大角加速度amax=35°/s2的等效正弦運(yùn)動(dòng)目標(biāo)θi=103Sin0.58t進(jìn)行跟蹤校正。

系統(tǒng)的直流力矩電機(jī)屬于有自平衡對(duì)象，故控制算法采用如下3種方法：①遇限削弱積分和微分先行的PID改進(jìn)校正。②速度和加速度的滯后補(bǔ)償校正。③帶二維模糊控制器的校正。

3.1 遇限削弱積分和微分先行的PID改進(jìn)校正

系統(tǒng)首先采用遇限削弱積分和微分先行進(jìn)行PID改進(jìn)校正[8]，將控制算法程序嵌入到系統(tǒng)設(shè)計(jì)的DSP+FPGA伺服控制器中，其流程圖如圖5所示。

圖5 系統(tǒng)遇限削弱積分和微分先行進(jìn)行PID改進(jìn)校正流程

系統(tǒng)采用編碼器做為系統(tǒng)的反饋裝置。當(dāng)電機(jī)轉(zhuǎn)速為0.25 r/min，采用遇限削弱積分和微分先行進(jìn)行PID改進(jìn)校正的響應(yīng)如圖7所示，系統(tǒng)的跟蹤誤差如圖8所示，從圖7中可以看出，該校正方法超調(diào)σ%=28%，調(diào)節(jié)時(shí)間ts=0.85s，此時(shí)系統(tǒng)的動(dòng)態(tài)性能較好，但跟蹤精度較差。

圖6 加二維模糊控制器的光電伺服系統(tǒng)的仿真模型

圖7 不同校正方法的階躍響應(yīng)

3.2 速度和加速度滯后補(bǔ)償校正

在常規(guī)的速度、位置雙閉環(huán)校正的基礎(chǔ)上增添速度滯后補(bǔ)償傳遞函數(shù)和加速度滯后補(bǔ)償傳遞函數(shù)，其中，速度滯后補(bǔ)償傳遞函數(shù)GVB(S)=KVB/(TVBS+1)、加速度滯后補(bǔ)償傳遞函數(shù)GAB(S)=KABS/(TABS+1)。系統(tǒng)的跟蹤誤差如圖8所示，從圖7速度和加速度滯后補(bǔ)償?shù)捻憫?yīng)可以看出，該校正方法的穩(wěn)態(tài)精度提高，但超調(diào)σ%=40%，調(diào)節(jié)時(shí)間ts=0.6s，此時(shí)系統(tǒng)的動(dòng)態(tài)性能降低，但同時(shí)系統(tǒng)的跟蹤精度有所提高。

3.3 帶二維模糊控制器的校正

系統(tǒng)設(shè)計(jì)的模糊控制器是雙輸入單輸出型控制器，同時(shí)利用經(jīng)驗(yàn)歸納法建立非線性控制器的控制規(guī)則。光電跟蹤伺服系統(tǒng)由速度環(huán)和位置環(huán)構(gòu)成雙環(huán)系統(tǒng)，如圖6所示，位置環(huán)的模糊控制器和常規(guī)線性控制器設(shè)計(jì)為分段控制，當(dāng)偏差超過設(shè)定值，系統(tǒng)自動(dòng)進(jìn)入模糊控制，目的是快速減小偏差。反之進(jìn)入常規(guī)控制器，這樣能夠保持較好的穩(wěn)態(tài)精度。加入二維模糊控制控制器后的響應(yīng)如圖7所示，跟蹤誤差如圖8所示。

圖8 不同校正方法的跟蹤誤差

從圖7中的二維模糊控制器的階躍響應(yīng)曲線得出響應(yīng)曲線可以看出，該校正方法不僅可以提高穩(wěn)態(tài)精度，并且超調(diào)σ%=1.7%，調(diào)節(jié)時(shí)間ts=0.18s，此時(shí)系統(tǒng)響應(yīng)快、超調(diào)小、精度高的動(dòng)態(tài)性能優(yōu)于之前的校正方法。

通過采用不同的校正方法，系統(tǒng)的動(dòng)態(tài)性能結(jié)果如表1所示。

表1 不同的校正方法的動(dòng)態(tài)性能對(duì)比

4 總結(jié)

系統(tǒng)拋棄了原有經(jīng)緯儀跟蹤伺服系統(tǒng)結(jié)構(gòu)，以DSP+FPGA為核心結(jié)構(gòu)，完成系統(tǒng)的軟、硬件設(shè)計(jì)，實(shí)現(xiàn)通訊、采樣、整形等邏輯設(shè)計(jì)，同時(shí)也完成速度、位置等算法控制。整個(gè)跟蹤伺服控制所需的各種功能是由DSP+FPGA來實(shí)現(xiàn)，減小了目標(biāo)系統(tǒng)的體積和外部元器件的個(gè)數(shù)，降低了整個(gè)系統(tǒng)的成本，增加了系統(tǒng)的可靠性和快速性。同時(shí)各種功能都是通過軟件編程來實(shí)現(xiàn)，系統(tǒng)易升級(jí)、易擴(kuò)展、易維護(hù)等優(yōu)點(diǎn)。