摘要：隨著大數(shù)據(jù)的興起以及信息技術(shù)的高速發(fā)展，總線只有不斷地提高自身的運(yùn)行標(biāo)準(zhǔn)才能穩(wěn)定地完成數(shù)據(jù)傳輸工作。目前SERDES的傳輸功率為10Gbps，多板信號(hào)傳輸是高速設(shè)計(jì)的重難點(diǎn)。要想進(jìn)一步提高SERDES的傳輸功率，就需要對(duì)PCB進(jìn)行優(yōu)化設(shè)計(jì)，并進(jìn)一步開展設(shè)計(jì)、分析以及仿真工作，提升高速傳輸線路的運(yùn)行效果。本文對(duì)SERDES的運(yùn)行原理進(jìn)行深入剖析，明確其基本的結(jié)構(gòu)框架，以實(shí)際為出發(fā)點(diǎn)探究在多版信號(hào)傳輸?shù)倪^程中對(duì)信號(hào)的完整性造成干擾的主要因素，了解構(gòu)建數(shù)字模型的基本策略。闡述以實(shí)驗(yàn)電板為基礎(chǔ)構(gòu)建多型電板的模式，對(duì)SERDES的傳輸情況進(jìn)行仿真研究，為SERDES傳輸技術(shù)的進(jìn)一步發(fā)展提供堅(jiān)實(shí)的助力。

關(guān)鍵詞：多板傳輸技術(shù);SI仿真;SERDES

SERDES的主要優(yōu)勢(shì)在于它的寬帶較高，具有較少的陰角數(shù)目并且符合多個(gè)主流標(biāo)準(zhǔn)的要求，比如Advanced Switching Interface、1-Gb Ethernet以及Serial RapidIO等。

一、高速SERDES的多板傳輸技術(shù)

SERDES是解串器或者串行器的簡(jiǎn)稱，是一種主流的點(diǎn)對(duì)點(diǎn)、多路復(fù)用的通信技術(shù)。在發(fā)送端時(shí)多路并行低速信號(hào)被轉(zhuǎn)化為并行高速信號(hào)，借助銅線或者光纜，然后在接收端獲取并行高速信號(hào)再把其轉(zhuǎn)換為多路并行低速信號(hào)。這是一種點(diǎn)對(duì)點(diǎn)的通信傳輸模式，以信道容量為基礎(chǔ)，把器件引腳數(shù)目和傳輸信道控制在合理的范圍內(nèi)，加快信號(hào)傳播的速率，減少通信工作的成本支出。與并行總線進(jìn)行比較，SERDES經(jīng)過串化處理后它的互聯(lián)線大大減少，這樣能減低PCB布線的密度，并且不需要等延時(shí)布線或者時(shí)鐘，工程操作模式簡(jiǎn)單，能為高速率和寬帶的系統(tǒng)互聯(lián)工作提供助力。

在SERDES大范圍應(yīng)用之前，借助源同步或者系統(tǒng)同步才能實(shí)現(xiàn)芯片之間的互聯(lián)。如圖所示：

接口的頻率逐漸提高，在系統(tǒng)同步接口模式中，因?yàn)椴糠忠蛩氐南拗扑詫?dǎo)致數(shù)據(jù)窗口的數(shù)量無法繼續(xù)增加。時(shí)鐘抵達(dá)兩個(gè)芯片時(shí)產(chǎn)生的傳播延時(shí)存在一定的差異、并行數(shù)據(jù)所具有的bit延時(shí)處于不相等的狀態(tài)、數(shù)據(jù)的播放延時(shí)和時(shí)鐘的播放延時(shí)是不相同的。

目前在源同步接口的頻率方面遇到一定阻礙，因?yàn)樾诺谰哂蟹抢硐氲奶攸c(diǎn)，如果一味地提高頻率，就會(huì)對(duì)信號(hào)造成破壞，就需要應(yīng)用數(shù)據(jù)時(shí)鐘相位檢測(cè)和均衡技術(shù)。而這項(xiàng)技術(shù)也是SERDES應(yīng)用的技術(shù)。SERDES傳輸信息時(shí)采用差分方式，一個(gè)group中具有多個(gè)通道數(shù)據(jù)，他們共同使用一個(gè)PLL資源，并且每個(gè)通道具有相對(duì)對(duì)立性。SERDES還要對(duì)時(shí)鐘進(jìn)行參考，以差分的模式來降低噪音。發(fā)送端和接收端的參考時(shí)鐘可能具有幾百個(gè)頻差，也可以是同頻時(shí)鐘，但沒有對(duì)相位差有過高的要求[1]。

二、SERDES多板傳輸技術(shù)的要素與建模

第一，設(shè)計(jì)阻抗一致性。在傳輸高頻信號(hào)的過程中，信號(hào)與其對(duì)應(yīng)的回流之間發(fā)生了磁場(chǎng)和電場(chǎng)變化，在回流平面和導(dǎo)體之間存在著能變換的電磁場(chǎng)能量。在介質(zhì)和傳輸線的作用下阻礙電磁場(chǎng)傳播變化的特性就是阻抗性。這個(gè)特性與傳輸線的厚度、寬度、介電常數(shù)和與平面之間的距離有關(guān)。有時(shí)候?qū)鬏旀溌返母鱾€(gè)要素進(jìn)行計(jì)算無法對(duì)阻抗性進(jìn)行有效地認(rèn)識(shí)，這時(shí)需要進(jìn)行仿真測(cè)試進(jìn)行分析，對(duì)傳輸鏈上的各個(gè)要素的阻抗性進(jìn)行科學(xué)控制。PCB印制線由帶狀線和微帶線組成，阻抗性的計(jì)算公式為：微帶線的計(jì)算公式是：

帶狀線特征阻性公式為：

其中代表介電常數(shù)，w是線寬，t為厚度，h是平面與信號(hào)線之間的距離。這些公式在PCB阻抗計(jì)算中發(fā)揮重要的作用。結(jié)合SERDES的差分特性，在對(duì)傳輸線路的阻礙進(jìn)行控制時(shí)也要按照差分進(jìn)行控制。

第二，差分過孔建模。在PCB設(shè)計(jì)中過孔是不可以規(guī)避的要素，其設(shè)計(jì)參數(shù)要滿足傳輸鏈一致的要求，同時(shí)要滿足生產(chǎn)可行性的需求。過孔由焊盤和鉆孔這兩部分組成。在進(jìn)行高速設(shè)計(jì)時(shí)要最大程度地減小過孔，這樣機(jī)身參數(shù)也會(huì)隨之減小，為高速傳輸工作提供便利。但是，因?yàn)檫^孔的尺寸變小，其生產(chǎn)成本就會(huì)提高，所以也不能無限制地進(jìn)行縮小工作。過孔在傳輸?shù)倪^程中呈現(xiàn)不連續(xù)斷點(diǎn)的情況，會(huì)出現(xiàn)信號(hào)反射的情況。電路在過孔時(shí)會(huì)出現(xiàn)寄生電容和電感。電容對(duì)電路造成的影響為數(shù)字信號(hào)的上升沿逐漸減少，電路速度降低。并且還會(huì)造成較大危害，降低電容的有效性，影響供電濾波的效果。所以，應(yīng)該構(gòu)建差分過孔模型，輸入數(shù)據(jù)，得出最佳的過孔尺寸，在保障傳輸質(zhì)量的基礎(chǔ)上，減少制造成本[2]。

三、SI仿真探究

仿真技術(shù)能協(xié)助系統(tǒng)進(jìn)行反復(fù)操作，避免重復(fù)設(shè)計(jì)的問題，縮短設(shè)計(jì)的時(shí)間，為設(shè)計(jì)的成功提供保障。對(duì)多版?zhèn)鬏斶M(jìn)行探究，借助Hyperlynx仿真環(huán)境對(duì)多版?zhèn)鬏斝盘?hào)的完整性進(jìn)行仿真探究工作。在SERDES多板傳輸中具有一塊背板和兩個(gè)子板，連接器把它們連接在一起。在Hyperlynx仿真環(huán)境構(gòu)建模擬電路，如圖所示：

這樣能明確布線的布局規(guī)則，預(yù)估信號(hào)的損耗情況，分析預(yù)加重信號(hào)等。仿真的結(jié)果會(huì)對(duì)PCB系統(tǒng)的運(yùn)行和規(guī)劃造成影響。因?yàn)镾ERDES多板傳輸?shù)乃俾瘦^快，高頻效應(yīng)較為突出，能判斷不同頻率下的響應(yīng)情況。所以進(jìn)一步加強(qiáng)仿真的精準(zhǔn)度。

4 結(jié)語(yǔ)

綜上所述，SERDES多板傳輸技術(shù)的廣泛應(yīng)用能最大程度地促進(jìn)I/O的發(fā)展?，F(xiàn)階段，它的各項(xiàng)功能已經(jīng)被應(yīng)用到提高精準(zhǔn)度和速度的工作中。它在未來的工作中占據(jù)重要地位，所以要對(duì)PCB進(jìn)行優(yōu)化設(shè)計(jì)，進(jìn)行適當(dāng)?shù)念A(yù)加重和均衡，明確最佳的端接模式，從而保障信號(hào)的完整性，提高SERDES多板傳輸?shù)目煽啃浴?/p>

參考文獻(xiàn)：

[1]郭凱樂，王和明，劉濤，等.基于高速SerDes中非等值尾電流源技術(shù)的新型高線性度相位插值器設(shè)計(jì)[J].空軍工程大學(xué)學(xué)報(bào)（自然科學(xué)版），2020，21（04）：61-67.

[2]文科，朱正，馬敏舒.低成本SerDes在數(shù)據(jù)采集中的方案設(shè)計(jì)與應(yīng)用[J].電子技術(shù)應(yīng)用，2020，46（08）：88-91.

作者簡(jiǎn)介：王克均（1984— ），江蘇海安人，助理工程師;研究方向：高速Serdes設(shè)計(jì)。

南京中興新軟件有限責(zé)任公司