程煜涵

摘要：本文對(duì)TTL和CMOS數(shù)字集成電路的計(jì)算機(jī)檢測(cè)問(wèn)題展開(kāi)分析與探討，首先對(duì)TTL以及CMOS器件的基本性能以及應(yīng)用特性進(jìn)行分析，然后對(duì)基于計(jì)算機(jī)檢測(cè)技術(shù)對(duì)芯片質(zhì)量進(jìn)行檢測(cè)的基本原理與方法展開(kāi)探討，最后對(duì)TTL數(shù)字集成電路與CMOS數(shù)字集成電路實(shí)現(xiàn)并存對(duì)接的關(guān)鍵思路進(jìn)行研究，僅供參考。

關(guān)鍵詞：TTL;CMOS;數(shù)字集成電路;計(jì)算機(jī)檢測(cè)

數(shù)字集成電路是數(shù)字電路系統(tǒng)中非常重要的構(gòu)成部分之一，可根據(jù)電路結(jié)構(gòu)的差異將數(shù)字集成電路劃分為TTL以及COMS數(shù)字集成電路這兩大類型。與其他常規(guī)意義上的數(shù)字電路相比，數(shù)字集成電路具有功耗低、體積小、可適用于大規(guī)模工業(yè)制造等一系列優(yōu)勢(shì)，因而在近年來(lái)得到了非常廣泛的應(yīng)用于發(fā)展[1]。在數(shù)字集成電路的使用過(guò)程中，TTL以及COMS數(shù)字集成電路常處于并存狀態(tài)，且需要搭載接口電路實(shí)現(xiàn)對(duì)接。在這一范疇下，對(duì)TTL以及COMS數(shù)字集成電路并存對(duì)接的相關(guān)問(wèn)題以及芯片質(zhì)量計(jì)算機(jī)檢測(cè)問(wèn)題進(jìn)行研究，有著非常重要的意義。

1 TTL以及COMS器件

首先，從TTL數(shù)字集成電路的角度上來(lái)說(shuō)，其由兩種完全不同的極性載流子所進(jìn)行電傳導(dǎo)形成的雙極晶體管構(gòu)成，因此業(yè)內(nèi)也可將TTL數(shù)字集成電路簡(jiǎn)稱為雙極性集成器件，具有電流控制的功能，其工作條件為5V以內(nèi)，波動(dòng)允許區(qū)間為±10%。相較于一般意義上的數(shù)字電路而言，TTL數(shù)字集成電路具有短至nm單位的延遲時(shí)間，對(duì)干擾信號(hào)有較強(qiáng)的抑制能力，且?guī)ж?fù)載運(yùn)行能力強(qiáng)，但正常工作狀態(tài)下，TTL數(shù)字集成電路的消耗功率在mW級(jí)別以上，集成度存在不足[2]。

其次，從CMOS數(shù)字集成電路的角度上來(lái)說(shuō)，其在集成度方面較前面所提到的TTL數(shù)字集成電流明顯更具優(yōu)勢(shì)，是基于場(chǎng)效應(yīng)管構(gòu)成的由一種載流子參與電傳導(dǎo)過(guò)程的單極性集成器件，從本質(zhì)上來(lái)說(shuō)屬于電壓控制期間，在理想運(yùn)行狀態(tài)下無(wú)輸入電流，一般情況下電源電壓在5～15V范圍內(nèi)，波動(dòng)允許區(qū)間為±10%。與常規(guī)意義上的數(shù)字電路相比，CMOS數(shù)字集成電路的優(yōu)勢(shì)體現(xiàn)在消耗功率低（正常運(yùn)行工況下，消耗功率為uW單位），工作電流低（正常運(yùn)行工況下，電流水平在uA范圍內(nèi)），抗干擾能力強(qiáng)，但其在帶負(fù)載能力以及延遲時(shí)間方面不具優(yōu)勢(shì)。

2 計(jì)算機(jī)檢測(cè)原理

對(duì)于一個(gè)獨(dú)立運(yùn)行的數(shù)字集成電路而言，存在與之相對(duì)應(yīng)的標(biāo)準(zhǔn)真值表。在針對(duì)待測(cè)定電路進(jìn)行檢測(cè)的過(guò)程中會(huì)生成一個(gè)實(shí)測(cè)的真值表。這兩個(gè)真值表出現(xiàn)的任何不一致都可作為判定被測(cè)定電路出現(xiàn)損壞的依據(jù)。對(duì)于TTL以及COMS數(shù)字集成電路而言，在對(duì)其進(jìn)行計(jì)算機(jī)檢測(cè)的過(guò)程當(dāng)中，可以將其視作一個(gè)使用組合邏輯關(guān)系或時(shí)序邏輯關(guān)系的多輸入/多輸出數(shù)字系統(tǒng)。由于在計(jì)算機(jī)檢測(cè)的過(guò)程當(dāng)中已經(jīng)事先明確了被測(cè)定芯片的引腳結(jié)構(gòu)，因此就需要生成四組（每組對(duì)應(yīng)四個(gè)狀態(tài)）的真值表才能夠?qū)崿F(xiàn)對(duì)其質(zhì)量的判定。在此基礎(chǔ)之上，可進(jìn)一步將TTL以及COMS數(shù)字集成電路視作一個(gè)具有4個(gè)輸出值以及8個(gè)輸入值的較大組合電路，共涉及到256種不同的輸入組合以及256種與之相對(duì)應(yīng)的輸出狀態(tài)。在實(shí)際操作中可以搭載計(jì)算機(jī)軟件將8位輸入組合逐次添加至芯片引腳上，然后讀回與之相對(duì)應(yīng)的256個(gè)四位輸出狀態(tài)，并將讀取數(shù)據(jù)儲(chǔ)存于內(nèi)存中。標(biāo)準(zhǔn)真值表儲(chǔ)存于磁盤數(shù)據(jù)庫(kù)系統(tǒng)內(nèi)，并對(duì)相應(yīng)標(biāo)準(zhǔn)真值表進(jìn)行讀入，通過(guò)對(duì)比實(shí)測(cè)真值表數(shù)據(jù)的方式，以判定被測(cè)定芯片的質(zhì)量水平[3]。

3 接口電路

在電源電壓條件一致的情況下，基于TTL為CMOS器件提供驅(qū)動(dòng)作用力，意味著TTL作為驅(qū)動(dòng)門存在，而CMOS則作為負(fù)載門存在。TTL輸出高電平2.4相較于負(fù)載門CMOS輸入高電平3.5V而言更低，意味著TTL無(wú)法直接實(shí)現(xiàn)對(duì)CMOS的驅(qū)動(dòng)，而應(yīng)當(dāng)搭載接口電路實(shí)現(xiàn)電平變化。在此過(guò)程中可采取的解決方法為：驅(qū)動(dòng)門采用OC門，為集成電極開(kāi)路與非門，通過(guò)該方式實(shí)現(xiàn)線與驅(qū)動(dòng)顯示器的電平轉(zhuǎn)換，并在TTL以及CMOS并存連接的接口電路中，通過(guò)OC門的方式實(shí)現(xiàn)電平轉(zhuǎn)換。需要特別注意的一點(diǎn)是，在電平轉(zhuǎn)換的過(guò)程當(dāng)中，在TTL電源電壓低于CMOS電源電壓的情況下，可以將具有電平偏移電路特征的CMOS期間作為點(diǎn)評(píng)轉(zhuǎn)化器使用，以支持低電平→高電平轉(zhuǎn)換，在此過(guò)程中將CMOS門電路作為負(fù)載門使用，這對(duì)實(shí)現(xiàn)TTL數(shù)字集成電路與CMOS數(shù)字集成電路的對(duì)接有重要意義。

4 結(jié)束語(yǔ)

在數(shù)字集成電路中，TTL以及CMOS器件開(kāi)始呈現(xiàn)出低功耗、大驅(qū)動(dòng)能力、高速性、小體積、以及低電源電壓的發(fā)展趨勢(shì)與特點(diǎn)，這導(dǎo)致TTL數(shù)字集成電路與CMOS數(shù)字集成電路在并存連接使用的過(guò)程當(dāng)中頻繁發(fā)生電平不匹配的問(wèn)題[4]。涉及到此種問(wèn)題時(shí)，首先需要對(duì)電路性能以及邏輯功能進(jìn)行關(guān)注，然后合理進(jìn)行電平轉(zhuǎn)換，并提供有充足驅(qū)動(dòng)電流的接口電路，在此基礎(chǔ)之上關(guān)注對(duì)計(jì)算機(jī)檢測(cè)技術(shù)的合理應(yīng)用，并將其作為判定芯片質(zhì)量水平的重要依據(jù)，只有借助于此種方式才能夠?yàn)閿?shù)字集成電路工藝以及信號(hào)處理質(zhì)量的可靠提升提供重要幫助。

參考文獻(xiàn)：

[1]李冠霖，李紅.基于CMOS數(shù)字集成電路構(gòu)成的電子電位器研究[J].數(shù)碼世界，2021，（2）：275-276.

[2]孫玲，陳海進(jìn).基于CMOS工藝的中小規(guī)模數(shù)字集成電路設(shè)計(jì)淺析[J].南通工學(xué)院學(xué)報(bào)（自然科學(xué)版），2004，3（1）：70-72.

[3]劉艷艷，耿衛(wèi)東，代永平， 等.CMOS數(shù)字集成電路I/O單元設(shè)計(jì)分析[J].南開(kāi)大學(xué)學(xué)報(bào)（自然科學(xué)版），2008，41（1）：18-22.

[4]李興鴻，趙春榮，趙俊萍.CMOS數(shù)字集成電路老煉條件的選擇[J].環(huán)境技術(shù)，2013，（z1）：32-35，43.

華東理工大學(xué) 201499