秦宇

（電子科技大學，四川成都，611731）

0 引言

近年來砷化鎵（GaAs）芯片技術發(fā)展十分快速，形成了許許多多的芯片產品，尤其是在射頻TR模塊以及各種通信領域內，GaAs功率放大芯片的應用尤其寬泛。GaAs[1-2]襯底具有特別高的電子遷移率和較高的介電常數(shù)，具有不錯的線性度，高集成度、結構緊湊、可靠性高、體積小而且成本低也是其優(yōu)點，因此可同時制作較高頻的有源晶體管以及低損耗的無源器件，廣泛應用于當前的單片集成電路（MMIC）之中，在許多電子系統(tǒng)中已不同程度地取代了其他類型的功率放大器。本文描述了一種10-18GHz寬帶功率放大器芯片的設計過程，該芯片采取有耗匹配網(wǎng)絡，使用兩級放大器級聯(lián)的結構，實現(xiàn)了較高增益以及輸出端所需的功率。電路利用ADS軟件進行原理圖的拓撲優(yōu)化、EM仿真以及芯片流片的最終版圖設計。

1 電路結構設計

MMIC放大器常見的5種電路拓撲類型，分別為平衡式放大器、反饋式放大器、有耗匹配式放大器、有源匹配式放大器以及分布式放大器[3]。Ku幅相多功能芯片的末級發(fā)射電路要求在輸入Pin=5dBm的前提下輸出Pod>22dBm，并且總電流應小于120mA。由于該設計電路頻帶較寬，根據(jù)上述指標參數(shù)，選取了有耗匹配網(wǎng)絡、兩級放大的電路結構。由于匹配網(wǎng)絡使用了RC結構，構成的有耗網(wǎng)絡能夠在給定的寬帶內獲得比較平坦的增益。

有耗匹配的設計原理和匹配網(wǎng)絡補償?shù)乃悸奉愃?，都是通過設計匹配網(wǎng)絡的組合衰減部分低頻段的増益來獲取平坦的増益。有耗匹配顧名思義就是在匹配網(wǎng)絡中加入電阻，這樣的話低頻處較高的増益就不會被反射，而是被電阻消耗掉。這種設計方法的好處是提供了較為理想的輸入以及輸出匹配，在能夠實現(xiàn)對低頻段増益補償?shù)那疤嵯逻€讓端口處的信號反射減小。圖1所示為最常見的有耗匹配結構網(wǎng)絡，選擇串聯(lián)電阻亦或者是并聯(lián)電阻需要由端口阻抗決定。由于阻性元件的特性常常與頻率無關，因此可根據(jù)設計的需求來選取適合有耗匹配種類以及電阻的大小，從而達到降低匹配網(wǎng)絡實現(xiàn)難度的效果[4-5]。

在圖1中所示的兩種有耗匹配中，髙頻前提下對地的電感L在圖1(a)中擁有較大的阻抗，而并聯(lián)的電容C在圖1(b)中能夠近似看作短路。因此電阻R均可在設計的低頻段消耗掉一部分的信號功率，而這種結構對高頻情況下則產生十分微小的影響，從而達到調節(jié)高低頻處的信號増益平坦穩(wěn)定性的作用。

圖1 有耗匹配網(wǎng)絡

電路整體的設計主要由兩個RC網(wǎng)絡，兩個放大管以及各種匹配網(wǎng)絡實現(xiàn)。圖2為放大器整體的結構示意圖。

圖2 兩級放大器結構示意圖

圖4 Id-vg曲線

圖3 、圖4為PD25模型手冊里面自帶的I-V特性曲線，為了選擇E管跨導的較大靜態(tài)直流工作點，結合工藝實際，柵極選擇+0.5V，漏極選擇+5V供電。

圖3 Id-vd曲線

根據(jù)選擇的靜態(tài)直流工作點，負載牽引仿真條件為vd=5V，vg=0.5V，Pin=10dBm（圖5、圖6）。由 仿 真結果可得晶體管在頻率為15GHz處飽和輸出功率 Psat=22.84dBm，功率附加效率PAE=56%。為了輸出功率達到末級輸出要求的22dBm，選擇第二級器件D2大小為4×100μ m。由于兩級放大的一二級管子大小在滿足1:2的情況下即可為二級放大提供足夠的驅動，因此一級器件D1大小為4×50μ m。

圖5 FET諧波平衡仿真

圖6 PAE仿真結果圖

為了實現(xiàn)寬帶，在輸入輸出以及級間匹配時需要匹配網(wǎng)絡的Q值小于1，因此電路多采用微帶-電容到地-微帶-電容到地的匹配網(wǎng)絡（圖7），在其中一側添加隔直電容。

圖7 匹配電路示意圖

最終整體的電路仿真拓撲如圖8所示。在每組晶體管之前加入RC有耗匹配網(wǎng)絡，柵極電壓從電阻左側接入以增強放大電路的穩(wěn)定性。漏極的微帶線以及微帶-電容到地-微帶-電容到地的匹配網(wǎng)絡組成了兩級放大管之間的級間匹配以及末端的50Ω負載匹配，在輸入端口加入一個20Ω的電阻以優(yōu)化駐波。

圖8 整體電路仿真拓撲

由 于PD25模 型 的MIM電 容CPUA值很大，在設計電路初值時不參與匹配的隔直電容全部采用50×50的固定尺寸（約1.5pF），并聯(lián)RC的電阻固定為10Ω，電容也固定為50×50的尺寸，柵極與漏極微帶線的長度也不能過長過短。至此，放大器的電路結構設計已經(jīng)基本完成。

2 電路仿真

兩級有耗匹配放大電路仿真拓撲如圖8所示。電路拓撲全部采用WIN PD25模型，在給定的條件下進行仿真優(yōu)化。由于電路設計所采用的E-mode pHEMT晶體管不是絕對穩(wěn)定的，因此在電路仿真優(yōu)化時需要把全頻帶的穩(wěn)定性指標放在第一位，以確保拓撲結構在設計時的穩(wěn)定程度以及可靠程度[6]。

有耗匹配采用了很多的微帶線和電容元件，在電路仿真過程中，過多的優(yōu)化變量以及優(yōu)化條件會導致非線性優(yōu)化的諧波平衡仿真優(yōu)化速度變慢，而且也會產生計算不收斂導致優(yōu)化失敗。因此電路元件的初始值要慎重給定，優(yōu)化的范圍也需要有一定的限度。對參與匹配的微帶和電容進行優(yōu)化得到各元器件版圖中迭代的初值。

圖9 穩(wěn)定性因子曲線

采用ADS自帶仿真放大器穩(wěn)定性因子的模塊，仿真結果Mu>1, MuPrime>1, StabFact>1, StabMeas>0。可以發(fā)現(xiàn)在1-30GHz的頻率范圍內該設計滿足放大器完全穩(wěn)定的條件，不會產生自激。

在拓撲結構優(yōu)化結果較好時，使用版圖電磁場中的Momentum仿真工具對拓撲結構的元件初值進行電磁場EM仿真，之后還要根據(jù)電磁場仿真的結果不斷迭代優(yōu)化，在布線時應保證足量的間距以減小耦合，最后得到滿足要求的最終結果。同時還要注意縮小芯片的版圖面積，以滿足發(fā)射通道末級電路的尺寸要求。最終的整體版圖結果如圖10所示。

圖10 電路版圖

圖11 輸入輸出端口EM仿真結果

圖12 增益仿真結果

圖13 輸出功率pod 仿真結果

版圖仿真結果如下：在10-18GHz的頻率范圍內輸入輸出駐波均良好，滿足S11<1.5 , S22<1.5。增益穩(wěn)定性約為±1.5dB，漏極電流之和小于120mA，輸出功率pod>22.5dBm，功率附加效率pae_>30%。滿足要求的指標參數(shù)。

圖14 功率附加效率pae_仿真結果

圖15 漏極電流仿真結果

3 結論

本文基于WIN 0.25μm GaAs ED-pHEMT工藝，設計了一款10-18GHz的高效率功率放大器作為Ku波段幅相多功能芯片的末級發(fā)射電路，寬帶放大器采用RC有耗匹配的兩級放大電路，滿足輸出功率pod>22dBm，功率附加效率pae_>30%，目前幅相多功能芯片已經(jīng)流片。