修嘉蕓，谷玉海，徐小力

(北京信息科技大學(xué)，現(xiàn)代測(cè)控技術(shù)教育部重點(diǎn)實(shí)驗(yàn)室，北京 100192)

0 引言

電容、電阻、電感等無(wú)源電子元件是電子設(shè)備中常用的電子元件，其性能對(duì)電路模塊起著關(guān)鍵作用[1～3]。矢量阻抗測(cè)量?jī)x是測(cè)量這些類無(wú)源器件的基礎(chǔ)測(cè)量工具，但是目前標(biāo)準(zhǔn)測(cè)量?jī)x主要通過(guò)國(guó)外進(jìn)口[4]，國(guó)內(nèi)生產(chǎn)測(cè)試儀普遍存在測(cè)量精度低、測(cè)量頻率范圍小等問(wèn)題[5]。為了解決這些問(wèn)題，本文設(shè)計(jì)了一款寬量程、高精度的矢量阻抗測(cè)量?jī)x。該測(cè)量?jī)x主要基于自動(dòng)平衡電橋法，通過(guò)多次測(cè)試實(shí)驗(yàn)表明，該矢量阻抗測(cè)量?jī)x具有高精度、寬量程并且測(cè)量速度快等優(yōu)點(diǎn)。

1 系統(tǒng)設(shè)計(jì)

矢量阻抗測(cè)量?jī)x系統(tǒng)是由控制模塊、激勵(lì)信號(hào)源模塊、電橋模塊、信號(hào)處理模塊、幅度檢測(cè)模塊和上位機(jī)模塊組成，系統(tǒng)組成圖如圖1所示。

圖1 系統(tǒng)組成圖

首先用戶根據(jù)需求在上位機(jī)設(shè)定在某頻率下測(cè)試被測(cè)元件，激勵(lì)信號(hào)源模塊生成相應(yīng)頻率的高精度激勵(lì)信號(hào)，加載到被測(cè)元件及電橋模塊，當(dāng)電橋平衡時(shí)得到矢量信號(hào)，將這些矢量信號(hào)送到幅度檢測(cè)模塊，通過(guò)幅度檢測(cè)模塊的測(cè)量和計(jì)算得到被測(cè)元件的阻抗值Z，將Z傳給上位機(jī)，在上位機(jī)上再對(duì)數(shù)據(jù)進(jìn)行處理，得到相應(yīng)的電阻、電感、電容值并在上位機(jī)上顯示。

2 硬件設(shè)計(jì)

矢量阻抗測(cè)量?jī)x的硬件電路主要以FPGA為核心模塊，由激勵(lì)信號(hào)生成電路、A/D采樣電路、半橋電路 、換擋電路以及電源電路等組成，測(cè)量?jī)x整體硬件圖如圖2所示。

圖2 系統(tǒng)電路圖

2.1 激勵(lì)信號(hào)生成電路

本文激勵(lì)信號(hào)生成電路基于直接數(shù)字合成(DDS)技術(shù)[6-7]進(jìn)行設(shè)計(jì)，保證生成的激勵(lì)信號(hào)在100 Hz～1 MHz內(nèi)是信號(hào)穩(wěn)定的正弦(余弦)信號(hào)。

2.1.1 DDS激勵(lì)信號(hào)電路設(shè)計(jì)

激勵(lì)信號(hào)生成電路的設(shè)計(jì)圖如圖3 所示，其主要由FPGA、DAC、LPF等模塊組成。其中FPGA選用XC3S250E-5TQ144C器件，具有高達(dá)33 192個(gè)邏輯單元，376個(gè)I/O引腳，高達(dá)231 Kbit的高效分布式RAM；數(shù)電轉(zhuǎn)模電主要采用了14位的D/A芯片AD9744，分辨率可以達(dá)到1/214。同時(shí)因?yàn)锳D9744是差分輸出電流型DAC[8]，所以需要將差分電流信號(hào)通過(guò)電壓反饋運(yùn)放AD8038轉(zhuǎn)成單端電壓信號(hào)。為了保證信號(hào)的精度，在輸出正弦(余弦)信號(hào)之前加上低通濾波器模塊(LPF)。為了提高信號(hào)的帶載能力，在激勵(lì)信號(hào)輸入到平衡電橋之前，加上由運(yùn)算放大器THS4601組成的跟隨電路。

圖3 DDS電路圖

2.1.2 DDS低通濾波器設(shè)計(jì)

根據(jù)上文DDS激勵(lì)信號(hào)電路設(shè)計(jì)，經(jīng)過(guò)DAC轉(zhuǎn)換之后的波形呈階梯狀[9]，需要經(jīng)過(guò)低通濾波之后變成平滑波形輸出，最大限度地減小波形失真，同時(shí)需要將超過(guò)頻率范圍的信號(hào)濾除，所以濾波器的性能對(duì)輸出激勵(lì)信號(hào)的質(zhì)量尤為重要。

低通濾波器可以分為有源濾波器和無(wú)源濾波器[10]。其中有源濾波器頻率響應(yīng)特性好，頻率范圍只有幾百 kHz，而無(wú)源濾波器頻率范圍比較寬。其中本文要求激勵(lì)信號(hào)在1 MHz范圍之內(nèi)高精度，首先利用無(wú)源濾波器濾除高頻信號(hào)，使用軟件Filter Solution設(shè)計(jì)七階橢圓濾波器，其電路圖如圖4所示。其次，為了進(jìn)一步減少DAC產(chǎn)生的階躍噪聲，在七階橢圓濾波器之后再加一個(gè)二階有源濾波器，如圖5所示。

圖4 七階橢圓濾波器

圖5 二階有源濾波器

2.2 自動(dòng)平衡電路設(shè)計(jì)

自動(dòng)平衡電路設(shè)計(jì)主要分為半橋電路設(shè)計(jì)和換擋電路設(shè)計(jì)。

2.2.1 自動(dòng)平衡電橋原理

當(dāng)激勵(lì)信號(hào)加載到平衡電橋中，流經(jīng)被測(cè)元件與標(biāo)準(zhǔn)電阻的電流一致，通過(guò)對(duì)被測(cè)元件及標(biāo)準(zhǔn)電阻的兩端電壓處理之后送到幅度相位檢測(cè)模塊，得到被測(cè)元件的阻抗值。

圖6 自動(dòng)平衡電橋

2.2.2 自動(dòng)平衡電橋電路設(shè)計(jì)

采用運(yùn)算放大器的虛地電路實(shí)現(xiàn)自動(dòng)平衡電橋，其中虛地電路主要用來(lái)減少被測(cè)元件與標(biāo)準(zhǔn)電阻之間的電流損失。虛地電路和運(yùn)算放大器輸出電壓及運(yùn)算放大器開環(huán)增益有關(guān)，所以減小虛地電壓主要選擇合適的運(yùn)算放大器，本文選用視頻運(yùn)算放大器AD829AR，能滿足±1～±20范圍內(nèi)設(shè)置增益，同時(shí)保持50 MHz以上帶寬。

考慮到測(cè)量?jī)x滿足低阻抗到高阻抗的測(cè)量需求，本測(cè)量?jī)x設(shè)計(jì)了換擋電路用來(lái)提高在量程之內(nèi)的測(cè)量精度。換擋電路不僅只對(duì)標(biāo)準(zhǔn)電阻換擋，還對(duì)激勵(lì)源電阻換擋。之所以同時(shí)切換源電阻與標(biāo)準(zhǔn)電阻，而不是單獨(dú)切換標(biāo)準(zhǔn)電阻，是防止由于源電阻與被測(cè)電阻過(guò)小，而導(dǎo)致標(biāo)準(zhǔn)電阻上電壓過(guò)大，進(jìn)而超過(guò)運(yùn)放電壓軌，同時(shí)切換源電阻及標(biāo)準(zhǔn)電阻則不會(huì)產(chǎn)生此種情況。參考現(xiàn)有商用數(shù)字電橋R1689M及7600等儀器，并經(jīng)實(shí)驗(yàn)調(diào)試，主要設(shè)計(jì)成4個(gè)擋位：25 Ω、400 Ω、6.4 kΩ、102.4 kΩ，其中激勵(lì)源電阻與標(biāo)準(zhǔn)電阻一致。

2.3 幅值相位檢測(cè)模塊設(shè)計(jì)

幅值相位檢測(cè)模塊主要作用：電橋自動(dòng)平衡后，測(cè)量被測(cè)阻抗兩端及標(biāo)準(zhǔn)電阻兩端的電壓信號(hào)，經(jīng)過(guò)正交比例分解法后得到被檢阻抗的值。其中正交比例分解法實(shí)現(xiàn)有2種方式：第一種，使用模擬相敏檢波器檢波后使用雙積分ADC采集數(shù)據(jù)后進(jìn)行計(jì)算，得出被測(cè)阻抗；第二種，可以直接使用ADC對(duì)兩電壓信號(hào)進(jìn)行采樣，采樣后進(jìn)行數(shù)字式相敏檢波，直接計(jì)算得出被測(cè)阻抗值。數(shù)字采樣的方法與模擬方法相比，其靈活性更強(qiáng)，頻帶容易做得更寬，所以本文采用數(shù)字式幅值相位檢測(cè)。

2.3.1 幅值相位檢測(cè)模塊原理

幅值相位檢測(cè)模塊是基于正交比例算法，其算法原理圖如圖7所示，主要由混頻器、正交信號(hào)產(chǎn)生器、LPF(低通濾波器)組成。

圖7 正交比例算法

設(shè)兩個(gè)被測(cè)交流電壓信號(hào)為u1(t)和u2(t)，在參考正交坐標(biāo)系下的電壓相量可以表示為：

u1(t)=Asin(ωt+θ)=U1a+jU1b

(1)

u2(t)=Bsin(ωt+φ)=U2a+jU2b

(2)

式中：A、B為u1(t)、u2(t)的幅值；ω為u1(t)、u2(t)的角頻率；θ、φ為u1(t)、u2(t)的初始相位；U1a、U2a為u1(t)、u2(t)在參考正交坐標(biāo)系下的同相分量；U1b、U2b為u1(t)、u2(t)在參考正交坐標(biāo)系下的正交分量。

將參考坐標(biāo)系上的一對(duì)正交基函數(shù)分別與被測(cè)信號(hào)相乘，參考坐標(biāo)系的一對(duì)正交基函數(shù)的時(shí)域表達(dá)式為：

ua(t)=sin(ωt)

(3)

(4)

正交基函數(shù)為單位幅度，角頻率必須與u1角頻率相同，將正交基函數(shù)分別與被測(cè)信號(hào)相乘：

(5)

(6)

(7)

同理，可以得到另一個(gè)被測(cè)電壓的同相分量U2a和正交分量U2b。

(8)

(9)

然后令：

(10)

易得：

(11)

(12)

(13)

(14)

u1(t)、u2(t)分別為被測(cè)阻抗兩端電壓與標(biāo)準(zhǔn)阻抗被測(cè)電壓，令標(biāo)準(zhǔn)阻抗幅值ZS，相角為θS，則可以求得被測(cè)阻抗：

ZX=ZS+Z

(15)

θX=θS+θ

(16)

式中：ZX、ZS分別為被測(cè)阻抗和標(biāo)準(zhǔn)阻抗的幅值；θX、θS分別為被測(cè)阻抗和標(biāo)準(zhǔn)阻抗的相角；Z、θ為上述計(jì)算所求的幅值比值和相角比值。

求出ZX和θX后既可以求出阻抗測(cè)量中的其他參數(shù)。

2.3.2 幅值相位檢測(cè)模塊電路設(shè)計(jì)

在2路被測(cè)信號(hào)送入幅值相位檢測(cè)模塊之前，需要將之前電路造成的幅值和相位誤差盡量減小，所以設(shè)計(jì)了信號(hào)處理模塊，其主要由儀表放大器組成。

本文采用數(shù)字式幅值相位檢測(cè)，需要將模擬信號(hào)采樣送入到檢測(cè)模塊。采樣電路需要保證對(duì)2路信號(hào)同步采樣，選用芯片AD9269雙通道模數(shù)轉(zhuǎn)換，采用同一個(gè)時(shí)鐘作為采樣觸發(fā)信號(hào)，采用同一個(gè)電壓基準(zhǔn)，同時(shí)對(duì)稱的物理設(shè)計(jì)使得兩路信號(hào)之間的延遲達(dá)到最小，認(rèn)為采樣端達(dá)到同步。被測(cè)信號(hào)轉(zhuǎn)成數(shù)字信號(hào)之后，使用數(shù)字算法實(shí)現(xiàn)正交信號(hào)產(chǎn)生器、混頻器和低通濾波器(LPF)，計(jì)算出被測(cè)元件的阻抗值。

3 軟件設(shè)計(jì)

測(cè)量?jī)x軟件設(shè)計(jì)主要包括：DDS激勵(lì)信號(hào)波形生成程序、幅度相位檢測(cè)程序、采樣程序和測(cè)量誤差補(bǔ)償程序等。FPGA采用Verilog編程，STM32采用C語(yǔ)言編寫。矢量測(cè)量?jī)x上電工作，用戶根據(jù)需求在觸摸式液晶屏上選擇擋位、頻率等，STM32根據(jù)需求組成數(shù)據(jù)包，與FPGA通訊接收數(shù)據(jù)并解析，F(xiàn)PGA根據(jù)數(shù)據(jù)產(chǎn)生相對(duì)應(yīng)頻率的激勵(lì)信號(hào)，經(jīng)過(guò)A/D轉(zhuǎn)換濾波等，加載到平衡電橋中，得到2路被測(cè)信號(hào)，經(jīng)過(guò)采樣電路，送入到由FPGA設(shè)計(jì)而成的數(shù)字式幅度相位檢測(cè)模塊，計(jì)算出被測(cè)元件的阻抗值，發(fā)送給STM32中解析再傳給液晶屏上顯示，最終實(shí)現(xiàn)人機(jī)交互。整個(gè)軟件流程圖如圖8所示。

圖8 軟件流程圖

4 實(shí)驗(yàn)測(cè)試分析

本文設(shè)計(jì)的整體矢量阻抗測(cè)量?jī)x如9所示，儀器內(nèi)部如圖10所示。為了測(cè)試設(shè)計(jì)的矢量測(cè)試儀的穩(wěn)定性以及能否滿足測(cè)量精度。做了以下實(shí)驗(yàn)：通過(guò)對(duì)文獻(xiàn)[5]設(shè)計(jì)的測(cè)試儀進(jìn)行對(duì)比，同時(shí)對(duì)同一個(gè)標(biāo)準(zhǔn)電子元件，比如：電容元件測(cè)量并聯(lián)電容CP，電阻件測(cè)量電阻值RS，重復(fù)測(cè)量20次，取平均值并計(jì)算方差和其相對(duì)誤差值，從而判斷儀器的穩(wěn)定性和準(zhǔn)確性，結(jié)果如表1～表4所示。

圖9 矢量阻抗測(cè)試儀

圖10 儀器內(nèi)部結(jié)構(gòu)

表1 本文并聯(lián)電容測(cè)試數(shù)據(jù)

表2 文獻(xiàn)[5]并聯(lián)電容測(cè)試數(shù)據(jù)

表3 本文電阻測(cè)試數(shù)據(jù)

表4 文獻(xiàn)[5]電阻測(cè)試數(shù)據(jù)

通過(guò)上表實(shí)驗(yàn)數(shù)據(jù)可以看出測(cè)量?jī)x的測(cè)量平均值與標(biāo)準(zhǔn)元件值基本一致，相對(duì)誤差滿足設(shè)計(jì)要求，在±0.02%之內(nèi)，同時(shí)方差值都小于0.03%。

對(duì)比分析本文與文獻(xiàn)[5]的方法研究，本文提出的激勵(lì)源與標(biāo)準(zhǔn)電阻同時(shí)換擋電路提高了儀器精度，提高了儀器的靈敏度。根據(jù)上述實(shí)驗(yàn)對(duì)比數(shù)據(jù)，本文設(shè)計(jì)的矢量阻抗測(cè)量?jī)x總體上比文獻(xiàn)[5]設(shè)計(jì)的測(cè)量?jī)x略好，只在少部分范圍上測(cè)量精度低于文獻(xiàn)[5]。

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了一款以自動(dòng)平衡電橋法為核心的高精度矢量測(cè)量?jī)x。該測(cè)量?jī)x采用FPGA+DDS技術(shù)實(shí)現(xiàn)高精度激勵(lì)正交信號(hào)，加載到平衡電橋中，利用數(shù)字式幅值相位檢測(cè)模塊對(duì)被測(cè)信號(hào)的精確測(cè)量，得到被測(cè)元件的阻抗值。根據(jù)實(shí)驗(yàn)測(cè)試分析，該測(cè)量?jī)x的測(cè)量精度滿足設(shè)計(jì)需求，誤差在±0.02%之內(nèi)，同時(shí)保證了方差值都小于0.03%。