亚洲免费av电影一区二区三区,日韩爱爱视频,51精品视频一区二区三区,91视频爱爱,日韩欧美在线播放视频,中文字幕少妇AV,亚洲电影中文字幕,久久久久亚洲av成人网址,久久综合视频网站,国产在线不卡免费播放

        ?

        基于FPGA 的千兆以太網(wǎng)采集傳輸設(shè)計(jì)

        2021-07-26 05:57:46周堯
        聲學(xué)與電子工程 2021年2期
        關(guān)鍵詞:時(shí)序以太網(wǎng)時(shí)鐘

        周堯

        (第七一五研究所,杭州,310023)

        隨著水聲領(lǐng)域技術(shù)的發(fā)展,大吞吐量實(shí)時(shí)數(shù)據(jù)服務(wù)、實(shí)時(shí)信號(hào)傳輸系統(tǒng)的需求越來(lái)越迫切。同時(shí),系統(tǒng)設(shè)備不斷向集成化、網(wǎng)絡(luò)化發(fā)展,從20 世紀(jì)80年代開始,以太網(wǎng)就成為最普遍采用的網(wǎng)絡(luò)技術(shù)[1]。1996 年7 月,IEEE 802.3z 千兆以太網(wǎng)任務(wù)工作組研究制定了千兆以太網(wǎng)的幀格式與沖突處理方法,并規(guī)范了單模、多模光纖及銅纜標(biāo)準(zhǔn)[2]。2001 年,SUN L等人提供了三層交換機(jī)為核心的千兆以太網(wǎng)方案[3]。2009年,趙金保等人設(shè)計(jì)了以DSP為核心、基于千兆以太網(wǎng)的數(shù)據(jù)采集與處理系統(tǒng)[4]。相對(duì)于DSP 而言,F(xiàn)PGA 具有高靈活性、可并行執(zhí)行、可擴(kuò)展性和可擦寫性等特點(diǎn)[5],不僅對(duì)AD 芯片引腳時(shí)序的同步控制更為精準(zhǔn),更方便對(duì)系統(tǒng)進(jìn)行后期的維護(hù)和升級(jí)。同時(shí),在FPGA 中集成千兆以太網(wǎng)的MAC 子層可以有效降低系統(tǒng)成本,簡(jiǎn)化布線難度,非常適合小型高速采集系統(tǒng)的應(yīng)用。目前,在水聲領(lǐng)域中基于FPGA 的千兆以太網(wǎng)應(yīng)用案例較少,本文為水聲領(lǐng)域中千兆以太網(wǎng)的應(yīng)用提供一定的參考。

        1 基本原理

        1.1 采集

        模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)一般經(jīng)過(guò)采樣、保持、量化和編碼。圖1 是取樣電路結(jié)構(gòu)。模擬信號(hào)輸入后,通過(guò)采樣將隨時(shí)間連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間離散的模擬量。采樣電路取得的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)都需要一定的時(shí)間,為了給后續(xù)的量化編碼過(guò)程提供一個(gè)穩(wěn)定值,每次取得的模擬信號(hào)必須通過(guò)保持電路保持一段時(shí)間。

        圖1 取樣電路結(jié)構(gòu)

        圖2 是取樣-保持控制電路結(jié)構(gòu),由輸入放大器A1 與輸出放大器A2、保持電容C 和開關(guān)驅(qū)動(dòng)電路S 組成。該電路工作狀態(tài)由邏輯電平控制,具有兩個(gè)穩(wěn)定的工作狀態(tài):①跟蹤狀態(tài)(S 閉合),在此期間它盡可能快的接收模擬輸入信號(hào),并精確的跟蹤模擬輸入信號(hào)的變化,一直到接到保持指令為止;②保持狀態(tài)(S 斷開),對(duì)接收到保持指令前一瞬間的模擬輸入信號(hào)進(jìn)行保持。

        圖2 取樣-保持控制電路

        圖3 是取樣-保持電路的工作時(shí)域圖。在t=t0時(shí),開關(guān)S 閉合,電容被迅速充電,在t0~t1時(shí)間間隔內(nèi)是取樣階段;在t=t1時(shí)刻,S 斷開。若A2 的輸入阻抗為無(wú)窮大、S 為理想開關(guān),這樣可認(rèn)為保持電容C 沒(méi)有放電回路,其兩端電壓保持為VO不變,t1到t2的平坦段就是保持階段。

        圖3 取樣-保持電路的工作時(shí)域圖

        1.2 傳輸

        國(guó)際標(biāo)準(zhǔn)化組織制訂了OSI 模型[6],把網(wǎng)絡(luò)通信的工作分為七層,每一層負(fù)責(zé)一項(xiàng)具體的工作,然后把數(shù)據(jù)傳送到下一層。見表1。OSI 網(wǎng)絡(luò)通信協(xié)議模型是一個(gè)參考模型,而TCP/IP 協(xié)議是行業(yè)應(yīng)用標(biāo)準(zhǔn)[7]。TCP/IP 是一個(gè)協(xié)議族,也是按照層次劃分,見表2。

        表2 TCP/IP 四層模型

        PHY(Physical Layer)是IEEE802.3 中定義的一個(gè)標(biāo)準(zhǔn)模塊。利用傳輸介質(zhì)為數(shù)據(jù)鏈路層提供鏈接,盡可能屏蔽掉具體傳輸介質(zhì)與物理設(shè)備的差異,實(shí)現(xiàn)比特流的透明傳輸。另一個(gè)重要的功能就是實(shí)現(xiàn)CSMA/CD 的部分功能,可以檢測(cè)到網(wǎng)絡(luò)上是否有數(shù)據(jù)在傳送。

        MAC(Media Access Control)由硬件控制器及MAC 通信協(xié)議構(gòu)成。該協(xié)議位于OSI 七層協(xié)議中數(shù)據(jù)鏈路層的下半部分,主要負(fù)責(zé)控制與鏈接物理層的物理介質(zhì)。

        從硬件角度來(lái)看,以太網(wǎng)接口電路主要是由PHY 、MAC 兩部分組成,工作在OSI 七層模型的物理層和數(shù)據(jù)鏈路層。

        1.3 總體結(jié)構(gòu)

        圖4 給出了本系統(tǒng)的總體結(jié)構(gòu)框圖,完成基于FPGA 多通道同步采集及千兆以太網(wǎng)發(fā)送系統(tǒng)應(yīng)用層到數(shù)據(jù)鏈路層的搭建。

        圖4 總體結(jié)構(gòu)框圖

        ADC 選用ADS1271,該器件集成了數(shù)字濾波器,具有109 dB 信噪比,通帶紋波小于0.005 dB,可提供最大105 kSPS 數(shù)據(jù)速率。FPGA 選用Xilinx公司Virtex-5 系列芯片XC5VFX70T,具有44 800個(gè)LUT、148 個(gè)BlockRAM、32 個(gè)BUFG、12 個(gè)DCM 以及360 個(gè)可用IOBs 引腳,提供千兆MAC硬核。

        在模擬側(cè),F(xiàn)PGA 搭載多通道ADC 采樣驅(qū)動(dòng)控制器,實(shí)現(xiàn)多通道模擬數(shù)據(jù)采集工作。在網(wǎng)絡(luò)側(cè),F(xiàn)PGA 搭載MAC,將多通道AD 采樣數(shù)據(jù)按以太網(wǎng)幀格式封裝,通過(guò)MIIM(GMII)接口發(fā)送到PHY中。PHY 把從MAC 收到的并行數(shù)據(jù)轉(zhuǎn)化為串行流數(shù)據(jù),按物理層的編碼規(guī)則把數(shù)據(jù)再變?yōu)槟M信號(hào),經(jīng)網(wǎng)絡(luò)變壓器進(jìn)行信號(hào)增強(qiáng)和抗干擾處理后,發(fā)送到PC 端。

        2 方法實(shí)現(xiàn)

        FPGA 中主要搭建了時(shí)鐘管理模塊、全局復(fù)位模塊、ADC 電路驅(qū)動(dòng)模塊、數(shù)據(jù)存儲(chǔ)模塊、MAC接口模塊等,F(xiàn)PGA 各模塊的主要功能見表3。

        表3 FPGA 各模塊的主要功能

        圖5 是功能模塊運(yùn)行狀態(tài)圖。從FPGA 上電開始,對(duì)各模塊運(yùn)行狀態(tài)進(jìn)行說(shuō)明:①FPGA 上電后,檢測(cè)DCM 是否完成時(shí)鐘LOCK 鎖存,產(chǎn)生全局復(fù)位脈沖;②全局復(fù)位模塊收到全局復(fù)位脈沖后,對(duì)各模塊進(jìn)行全局復(fù)位;③ADC 電路驅(qū)動(dòng)模塊循環(huán)產(chǎn)生ADC 驅(qū)動(dòng)時(shí)序,并將從ADC 中讀出的數(shù)據(jù)存儲(chǔ)到數(shù)據(jù)存儲(chǔ)模塊;④當(dāng)數(shù)據(jù)存儲(chǔ)模塊存放了N個(gè)采樣點(diǎn)后,向MAC 接口模塊請(qǐng)求發(fā)送數(shù)據(jù),MAC 接口模塊收到請(qǐng)求后,將N個(gè)采樣點(diǎn)的數(shù)據(jù)從數(shù)據(jù)存儲(chǔ)模塊中取出并按以太網(wǎng)幀格式封裝后,通過(guò)MAC層接口發(fā)送到PHY 側(cè)。

        圖5 功能模塊運(yùn)行狀態(tài)圖

        2.1 ADC 驅(qū)動(dòng)實(shí)現(xiàn)

        采用24 bit 位寬delta-sigma 模數(shù)轉(zhuǎn)換器ADS1271實(shí)現(xiàn)ADC 驅(qū)動(dòng)。FPGA 與ADS1271 之間采用FRAME-Sync 接口,信號(hào)描述見表4。

        表4 FRAME-Sync 接口

        驅(qū)動(dòng)時(shí)序如圖6 所示。每個(gè)采樣周期需要256個(gè)mclk、64 個(gè)sclk、1 個(gè)fsync,即fmclk:fsclk:ffsync= 256:64:1。其中,fsync 的邊沿與sclk 的下降沿對(duì)應(yīng);sclk 下降沿與mclk 的下降沿對(duì)應(yīng);采樣點(diǎn)在fsync 上升沿時(shí)更替;DATA 在sclk 的下降沿從高bit 位(MSB)開始依次放置到總線,共24 bit,DATA在sclk 的上升沿被獲取。

        圖6 ADS1271 驅(qū)動(dòng)時(shí)序

        2.2 MAC 接口實(shí)現(xiàn)

        FPGA 搭建千兆以太網(wǎng)MAC 側(cè)與PHY 側(cè)進(jìn)行通信,其接口定義見IEEE802.3-2000[8]。目前,常見的千兆網(wǎng)接口有三種,包括GMII、RGMII 和SGMII。采用數(shù)據(jù)位刷新率較低的GMII 接口作為MAC 與PHY 接口,信號(hào)定義見表5。GMII 采用8位接口數(shù)據(jù),工作時(shí)鐘125 MHz,傳輸速率可達(dá)1000 Mbps。兼容MII 所規(guī)定的10/100 Mbps 工作方式。GMII 支持1000BASE-TX 標(biāo)準(zhǔn)。

        表5 GMII 接口信號(hào)定義

        網(wǎng)絡(luò)建立后可忽略MDIO、MDC,全雙工運(yùn)行時(shí)可忽略CRS、COL 信號(hào)。IEEE802.3 標(biāo)準(zhǔn)中僅對(duì)發(fā)送通道中接收端的建立時(shí)間(Setup time)和保持時(shí)間(Hold time)作出規(guī)定。即數(shù)據(jù)在時(shí)鐘上升沿前保持穩(wěn)定,在時(shí)鐘上升沿后繼續(xù)保持一段時(shí)間不變。

        3 仿真分析

        在ISE 開發(fā)平臺(tái)下,采用Isim 仿真工具完成系統(tǒng)中各功能模塊的功能仿真(前仿真),針對(duì)基于總體結(jié)構(gòu)框圖設(shè)計(jì)對(duì)所創(chuàng)建的邏輯進(jìn)行驗(yàn)證。

        圖7 是ADC 驅(qū)動(dòng)時(shí)序仿真圖。對(duì)于FPGA 來(lái)說(shuō),o_mclk、o_sclk、o_fsync 為輸出信號(hào),i_ADin為輸入信號(hào)。shiftdata[23:0]為24 bit 移位寄存器,o_ADdata[23:0]為24 bit 采樣數(shù)據(jù)的輸出。shiftdata在sclk上升沿時(shí)移位采樣i_ADin的數(shù)據(jù)。自o_fsync上升沿后的第24 個(gè)o_sclk 上升沿完成該采樣點(diǎn)24 bit 采樣數(shù)據(jù)o_ADdata[23:0]的鎖存和輸出。

        圖7 ADC 驅(qū)動(dòng)時(shí)序仿真

        圖8 是GMII 接口時(shí)序仿真圖。這是一個(gè)UDP報(bào)文的仿真,共計(jì)74 byte,按以太網(wǎng)幀格式分解為:

        圖8 GMII 接口時(shí)序仿真

        8 byte 前導(dǎo)碼(7 個(gè)0x55,1 個(gè)0xd5)+14 byte以太網(wǎng)幀頭+20 byte IP 幀頭+8 byte UDP 幀頭+20 byte UDP 數(shù)據(jù)位+4 byte CRC 校驗(yàn)位。

        4 工程應(yīng)用

        根據(jù)系統(tǒng)架構(gòu),搭建了低頻陣52 通道實(shí)時(shí)采集傳輸系統(tǒng)硬件平臺(tái),實(shí)現(xiàn)了52 通道24 kHz 采樣率的同步采集上傳、命令接收/回應(yīng)、狀態(tài)信息上行等功能。低頻陣通道信噪比高達(dá)109 dB,各通道相位偏差±4°、峰峰值偏差在5%以內(nèi)滿足技術(shù)指標(biāo)。

        FPGA 采用Xilinx 公司Virtex-5 系列芯片XC5VFX70T,開發(fā)環(huán)境為ISE14.6。方案實(shí)現(xiàn)中,F(xiàn)PGA 中采用了兩個(gè)全局時(shí)鐘:6.144 MHz 時(shí)鐘為多通道ADC 采樣驅(qū)動(dòng)器的全局時(shí)鐘;125 MHz 時(shí)鐘為千兆MII 接口的全局時(shí)鐘,采用FIFO 作跨時(shí)鐘域處理。FPGA 消耗占用邏輯資源情況見表6。以太網(wǎng)物理層芯片采用88E1111,與以太網(wǎng)的接口采用GMII。項(xiàng)目采用4 塊52 通道的采集傳輸平臺(tái)構(gòu)成208 通道的采集傳輸系統(tǒng),連續(xù)3 天的烤機(jī),設(shè)備性能可靠,各項(xiàng)指標(biāo)滿足要求。

        表6 FPGA 消耗占用邏輯資源

        5 結(jié)束語(yǔ)

        本文采用Virtex-5 系列芯片XC5VFX70T 在ISE14.6 開發(fā)平臺(tái)下,搭建了基于FPGA 的千兆以太網(wǎng)采集傳輸系統(tǒng),實(shí)現(xiàn)4 塊52 通道水聲信號(hào)的同步采集、傳輸工作。與基于ARM、DSP 的千兆以太網(wǎng)系統(tǒng)相比,本文的采集傳輸系統(tǒng)時(shí)序控制更為精準(zhǔn)、可調(diào)用I/O 引腳更豐富,更適合項(xiàng)目后期的維護(hù)和升級(jí)。在后續(xù)研究中,將關(guān)注以光纖為媒介的千兆網(wǎng)傳輸系統(tǒng),進(jìn)一步提升傳輸距離。

        猜你喜歡
        時(shí)序以太網(wǎng)時(shí)鐘
        時(shí)序坐標(biāo)
        基于Sentinel-2時(shí)序NDVI的麥冬識(shí)別研究
        別樣的“時(shí)鐘”
        基于1500以太網(wǎng)養(yǎng)豬場(chǎng)的智能飼喂控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
        古代的時(shí)鐘
        有趣的時(shí)鐘
        談實(shí)時(shí)以太網(wǎng)EtherCAT技術(shù)在變電站自動(dòng)化中的應(yīng)用
        電子制作(2017年24期)2017-02-02 07:14:44
        一種毫米波放大器時(shí)序直流電源的設(shè)計(jì)
        電子制作(2016年15期)2017-01-15 13:39:08
        時(shí)鐘會(huì)開“花”
        一種90W高功率以太網(wǎng)供電系統(tǒng)的設(shè)計(jì)
        亚洲色四在线视频观看| 欧美真人性野外做爰| 国产精品igao视频网| 亚洲a∨天堂男人无码| 亚洲国产精一区二区三区性色| 日本一区二区三区光视频| 久久精品国产精品亚洲| 精品久久久无码中文字幕| 久久99久久99精品免观看女同 | 欧美亚洲日韩国产人成在线播放| 亚洲精品美女自拍偷拍| 国产一区二区三区在线爱咪咪| 国产猛男猛女超爽免费视频| 国产全肉乱妇杂乱视频| 国产精品白浆视频免费观看| 亚洲国产一区二区视频| 国色天香中文字幕在线视频| 免费人成无码大片在线观看| 国产亚洲欧美在线播放网站| 日本一区二区不卡二区| 国产精品毛片一区二区三区| 粉嫩少妇内射浓精videos| av毛片一区二区少妇颜射| 有坂深雪中文字幕亚洲中文| 51国产黑色丝袜高跟鞋| 久久国产亚洲高清观看5388| 国产精品自产拍av在线| 国产99久久久国产精品~~牛| 色一情一乱一伦一区二区三区| 精品的一区二区三区| 日韩精品免费av一区二区三区 | 久久久噜噜噜久久中文福利| 亚洲av日韩av不卡在线观看| 国产成人精品视频网站| 亚洲日本人妻少妇中文字幕| 欧美寡妇xxxx黑人猛交| 国模精品二区| 免费在线不卡黄色大片| 国产免费无遮挡吸奶头视频| 美女裸体自慰在线观看| 亚洲精品国产一区av|