姚 廉,劉 鵬,武繼剛

(廣東工業(yè)大學(xué)計(jì)算機(jī)學(xué)院,廣州 510006)

傳統(tǒng)的馮諾依曼體系結(jié)構(gòu)中,存儲(chǔ)器與處理器的分離導(dǎo)致大量時(shí)間和資源都浪費(fèi)在數(shù)據(jù)傳輸過(guò)程．憶阻器[1]作為一種新型無(wú)源器件,由于其功耗低、集成度高和非易失性等特點(diǎn)而備受關(guān)注．憶阻器的阻值具有“開(kāi)關(guān)效應(yīng)”,故能用于數(shù)據(jù)存儲(chǔ),如作為突觸權(quán)因子以實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)的權(quán)值,并且不會(huì)因?yàn)閿嚯姸鴣G失數(shù)據(jù)[2]．目前,閾值電流模型(threshold adaptive memristor,TEAM)[3]、閾值電壓模型(voltage threshold adaptive memristor,VTEAM)[4]及價(jià)離子變化模型(valence change memory,VCM)[5]等多種憶阻器模型被相繼提出,其中VTEAM的應(yīng)用最為廣泛．在VTEAM模型中,當(dāng)施加在憶阻器兩端的電壓超過(guò)正向閾值電壓Voff時(shí),憶阻器被置為高阻態(tài)Roff;當(dāng)施加在憶阻器兩端的電壓超過(guò)負(fù)向閾值電壓Von時(shí),憶阻器被置為低阻態(tài)Ron;其他情況下,憶阻器的阻態(tài)不會(huì)發(fā)生變化．2010年,惠普實(shí)驗(yàn)室首次證明了憶阻器可以進(jìn)行邏輯運(yùn)算[6]．隨后多種憶阻器邏輯被提出并用于設(shè)計(jì)復(fù)雜邏輯電路,其中最具有代表性的有憶阻器蘊(yùn)含邏輯(material implication logic,IMPLY)[6]、憶阻器非蘊(yùn)含邏輯(not-material implication logic,N-IMPLY)[7]和憶阻器輔助邏輯(memristor aided logic,MAGIC)[8]．盡管這些邏輯能夠用于邏輯電路的設(shè)計(jì),但是僅利用一種邏輯構(gòu)建復(fù)雜邏輯電路的效率卻較低,如為了實(shí)現(xiàn)4-1多路復(fù)用器,Karimi等[9]利用IMPLY邏輯時(shí)需要7個(gè)憶阻器和27個(gè)操作步驟;Wang等[10]利用N-IMPLY邏輯時(shí)需要12個(gè)憶阻器和15個(gè)操作步驟．本文擬結(jié)合IMPLY邏輯和N-IMPLY邏輯的功能特點(diǎn),將2種邏輯同時(shí)應(yīng)用到多路復(fù)用器的實(shí)現(xiàn)中,通過(guò)2種邏輯的迭代運(yùn)算優(yōu)化多路復(fù)用器的設(shè)計(jì)．

1 基于憶阻器的蘊(yùn)含邏輯和非蘊(yùn)含邏輯

1.1 憶阻器數(shù)學(xué)模型

憶阻器的等效模型如圖1所示．該模型由2個(gè)鉑(Pt)電極和電極中間夾雜的二氧化鈦(TiO2)薄膜組成．二氧化鈦薄膜分為純TiO2絕緣層(未摻雜區(qū))和氧空缺的TiO2-x層(摻雜區(qū))2個(gè)部分,前者具有高電阻率,后者具有高電導(dǎo)率．憶阻器的電路符號(hào)如圖2所示,摻雜區(qū)一端代表憶阻器的正極,非摻雜區(qū)一端代表憶阻器的負(fù)極．當(dāng)負(fù)向電壓施加在未摻雜區(qū)時(shí),離子遷移使得氧空缺的TiO2-x層變寬,憶阻器的阻值會(huì)逐漸減小到低阻狀態(tài)Ron．當(dāng)正向電壓施加在未摻雜區(qū)時(shí),純TiO2層變寬,憶阻器的阻值逐漸上升到高阻狀態(tài)Roff．憶阻器的數(shù)學(xué)模型為

圖1 憶阻器等效模型Fig.1 Equivalent model of memristor

圖2 憶阻器符號(hào)Fig.2 Symbol of memristor

(1)

(2)

式中D為憶阻器的總長(zhǎng)度,w為摻雜區(qū)的寬度,μ為離子平均遷移速率,V為施加在憶阻器兩端的電壓,I為通過(guò)憶阻器的電流,t為通電時(shí)間．

1.2 憶阻器蘊(yùn)含邏輯(IMPLY)

IMPLY邏輯[6]的電路實(shí)現(xiàn)如圖3所示,其中憶阻器P和憶阻器Q由一條水平納米線相連,同時(shí)和一個(gè)接地的負(fù)載電阻RG串聯(lián)．當(dāng)在憶阻器的兩端分別施加負(fù)值電壓VC和負(fù)值電壓VS,電路執(zhí)行蘊(yùn)含邏輯操作．執(zhí)行完操作后,憶阻器P的阻值保持不變,憶阻器Q的阻值會(huì)根據(jù)2個(gè)憶阻器的前一阻值狀態(tài)發(fā)生相應(yīng)改變．IMPLY邏輯表達(dá)式描述如下:

圖3 IMPLY邏輯電路結(jié)構(gòu)Fig.3 Circuit structure of IMPLY logic

(3)

式中p,q分別為憶阻器P和憶阻器Q的初始邏輯狀態(tài);q′為執(zhí)行完邏輯操作后憶阻器Q的阻態(tài),運(yùn)算結(jié)果以阻值形式存儲(chǔ)在憶阻器Q中;“→”表示IMPLY邏輯操作,真值如表1所示,其中邏輯“1”代表憶阻器處于低阻態(tài),邏輯“0”代表憶阻器處于高阻態(tài)．

表1 IMPLY邏輯真值表Tab.1 Truth table of IMPLY logic

1.3 憶阻器非蘊(yùn)含邏輯(N-IMPLY)

N-IMPLY邏輯與IMPLY邏輯的電路結(jié)構(gòu)相似,如圖4所示．施加在憶阻器兩端的電壓分別為一個(gè)負(fù)值電壓VN和一個(gè)正值電壓VP．N-IMPLY邏輯表達(dá)式描述如下:

圖4 N-IMPLY邏輯電路結(jié)構(gòu)Fig.4 Circuit structure of N-IMPLY logic

(4)

式中“?”表示N-IMPLY邏輯操作,其真值如表2所示．由邏輯表達(dá)式可見(jiàn)IMPLY邏輯自帶“或”運(yùn)算,N-IMPLY邏輯自帶“與”運(yùn)算．組合邏輯電路(如多路復(fù)用器)會(huì)包含多個(gè)“與”運(yùn)算和“或”運(yùn)算,僅利用IMPLY邏輯會(huì)導(dǎo)致實(shí)現(xiàn)“與”運(yùn)算的步驟增加,而僅利用N-IMPLY邏輯會(huì)導(dǎo)致實(shí)現(xiàn)“或”運(yùn)算的步驟增加;因此,本文考慮將IMPLY邏輯和N-IMPLY邏輯同時(shí)應(yīng)用到多路復(fù)用器的設(shè)計(jì)中,通過(guò)降低計(jì)算深度達(dá)到減少操作步驟和憶阻器開(kāi)銷的目的．

表2 N-IMPLY邏輯真值表Tab.2 Truth table of N-IMPLY logic

2 多路復(fù)用器的實(shí)現(xiàn)

2.1 2-1多路復(fù)用器

2-1多路復(fù)用器的邏輯表達(dá)式如下:

(5)

式中O為輸出結(jié)果,S0為選擇信號(hào),A0和A1分別代表2個(gè)待選擇數(shù)據(jù)．當(dāng)S0=0時(shí),電路輸出A0;當(dāng)S0=1時(shí),電路輸出A1．為了減少實(shí)現(xiàn)該電路的操作步驟,盡可能地將式(5)中每一個(gè)子項(xiàng)轉(zhuǎn)化為帶有非的“或”運(yùn)算或“與”運(yùn)算．根據(jù)摩根定律,將式(5)轉(zhuǎn)化為

(6)

圖5 2-1多路復(fù)用器電路結(jié)構(gòu)Fig.5 Circuit structure of 2-1 multiplexer

表3 2-1多路復(fù)用器實(shí)現(xiàn)步驟Tab.3 Operation steps for the implementation of 2-1 multiplexer

2.2 4-1多路復(fù)用器

隨電路復(fù)雜性的增加,本文方法對(duì)電路時(shí)延和面積開(kāi)銷性能的優(yōu)化更為明顯．現(xiàn)利用所提出的電路設(shè)計(jì)方法,設(shè)計(jì)更為復(fù)雜的4-1多路復(fù)用器電路,其邏輯表達(dá)式如下:

(7)

式中S1,S2分別為選擇位;A2,A3,A4,A5分別為4個(gè)待選擇數(shù)據(jù)．當(dāng)S1S2=00時(shí),電路輸出A2;當(dāng)S1S2=01時(shí),電路輸出A3;當(dāng)S1S2=10時(shí),電路輸出A4;當(dāng)S1S2=11時(shí),電路輸出A5．對(duì)式(7)進(jìn)行如下變換:

(8)

(9)

(10)

圖6 4-1多路復(fù)用器的電路結(jié)構(gòu)Fig.6 Circuit structure of 4-1 multiplexer

表4 4-1多路復(fù)用器實(shí)現(xiàn)步驟Tab.4 Operation steps for the implementation of 4-1 multiplexer

IMPLY邏輯和N-IMPLY邏輯均以第二憶阻器為輸出憶阻器,而不影響第一憶阻器中的初始值,該特性將導(dǎo)致存儲(chǔ)在第二憶阻器中的初始值不能在后續(xù)操作中被利用．現(xiàn)根據(jù)式(9)(10)調(diào)整邏輯操作的執(zhí)行順序,以盡可能多地復(fù)用憶阻器單元的初始值,進(jìn)而在后續(xù)操作中減少額外的數(shù)據(jù)寫入操作．例如,4-1多路復(fù)用器的實(shí)現(xiàn)中雖然步驟1和步驟3都利用了憶阻器M6的初始值,但是步驟3的IMPLY邏輯操作是將M6作為輸出憶阻器,導(dǎo)致M6中的初始值S2不能用于后續(xù)邏輯操作,而步驟1則將M6作為第一輸入憶阻器,其N-IMPLY邏輯操作不會(huì)破壞M6中的數(shù)據(jù),故本文先執(zhí)行M6?M1,后執(zhí)行M3→M6．類似的情況還有步驟2和步驟6．本文所提方法由于最大程度地復(fù)用憶阻器單元初始值,在計(jì)算過(guò)程中無(wú)需額外的數(shù)據(jù)寫入操作,故實(shí)現(xiàn)4-1多路復(fù)用器僅需7個(gè)憶阻器和9個(gè)操作步驟．

3 仿真結(jié)果與性能分析

通過(guò)仿真軟件HSPICE對(duì)所設(shè)計(jì)的2-1和4-1多路復(fù)用器電路進(jìn)行仿真實(shí)驗(yàn),憶阻器模型采用VTEAM模型[1],憶阻器的仿真參數(shù)與文獻(xiàn)[11]中真實(shí)器件鉑-二氧化鉿-氮化鈦(Pt-HfO2-TiN)的實(shí)驗(yàn)數(shù)據(jù)相擬合．此處取Ron=5 kΩ,Roff=1 000 kΩ,Von=-1.3 V,Voff=1 V．執(zhí)行2種邏輯所施加的電壓取VS=-1.38 V,VC=-1.36 V,VN=-1.03 V,VP=1.06 V,kon=-8 000 m·s-1,koff=10-2m·s-1．負(fù)載電阻RG為500 Ω．

圖7為2-1多路復(fù)用器中選擇位S0=0時(shí)的仿真結(jié)果,待選擇數(shù)據(jù)A0和A1分別為邏輯0和邏輯1,即M2和M3的初始狀態(tài)分別為高阻態(tài)和低阻態(tài)．最后的輸出結(jié)果以阻值形式保存在M2中．由圖7可知,當(dāng)S0=0時(shí),憶阻器M2最后的阻值為高阻,即輸出結(jié)果為邏輯0,與理論相符．

圖7 2-1多路復(fù)用器的仿真結(jié)果Fig.7 Simulation results of 2-1 multiplexer

圖8為4-1多路復(fù)用器的仿真結(jié)果,其中待選擇數(shù)據(jù)A2、A4、A5為邏輯0,A3為邏輯1．由于選擇組合的情況過(guò)多,現(xiàn)僅展示選擇位“S1S2”為“01”的實(shí)驗(yàn)結(jié)果．由圖8可知,輸出憶阻器M2最后的阻值為低阻,即輸出結(jié)果為邏輯1,與理論相符．

圖8 4-1多路復(fù)用器的仿真結(jié)果Fig.8 Simulation results of 4-1 multiplexer

表5～6分別給出了本文所設(shè)計(jì)的2-1和4-1多路復(fù)用器與其他方法的對(duì)比結(jié)果．結(jié)果表明,本文方法所實(shí)現(xiàn)的2-1多路復(fù)用器及4-1多路復(fù)用器在憶阻器開(kāi)銷和操作步驟數(shù)目方面都優(yōu)于其他方法．

表5 2-1多路復(fù)用器比較結(jié)果Tab.5 Comparisons with other approaches for 2-1 multiplexer

表6 4-1多路復(fù)用器比較結(jié)果Tab.6 Comparisons with other approaches for 4-1 multiplexer

4 結(jié)論

本文提出了同時(shí)使用憶阻器蘊(yùn)含邏輯和憶阻器非蘊(yùn)含邏輯實(shí)現(xiàn)2-1和4-1多路復(fù)用器的方法,通過(guò)分析2種憶阻邏輯的邏輯特性并設(shè)計(jì)相應(yīng)的電路映射方案,對(duì)憶阻器開(kāi)銷和操作步驟同時(shí)進(jìn)行了優(yōu)化．利用本文方法所設(shè)計(jì)的2-1和4-1多路復(fù)用器僅需一個(gè)額外的輔助憶阻器即可實(shí)現(xiàn)相應(yīng)的邏輯功能,電路面積開(kāi)銷大幅降低．仿真結(jié)果驗(yàn)證了該方法的可行性,且所提方法在時(shí)間延遲和面積開(kāi)銷性能方面均優(yōu)于其他方法．