徐 飛

(西安電子工程研究所 西安 710100)

0 引言

隨著技術(shù)的進步和戰(zhàn)場環(huán)境日趨復(fù)雜，當(dāng)前的雷達越來越多的采用DBF體制。該體制雷達在不同的工作模式下，有時要求不同的數(shù)據(jù)率和波束個數(shù)，如搜索模式下要求數(shù)據(jù)率較低波束數(shù)較多，而跟蹤模式下要求數(shù)據(jù)率高波束數(shù)較少。如果采用傳統(tǒng)的DBF實現(xiàn)架構(gòu)需要按最大數(shù)據(jù)率與最多波束數(shù)提供實現(xiàn)資源，給信號處理的硬件帶來很大的壓力。

本文將對DBF體制雷達信號處理機進行研究，提出一種能夠滿足數(shù)據(jù)率與波束數(shù)互換的通用實現(xiàn)方法。

1 DBF接收原理

為了便于計算，經(jīng)常使用等距線陣對信號進行接收，即每個陣元等間距的排成一列，如圖1所示。

對于窄帶信號，其信號包絡(luò)變化比較緩慢，因此，可以認為等距線陣每個陣元接收到信號的包絡(luò)是相同的。對于遠場信號S(n)，用θ表示信號的入射角。若以第一個陣元作為參考，則相鄰陣元間的相位差為ω，入射角θ與相位差之間的關(guān)系為

(1)

其中d表示陣元距離，λ表示信號波長。為了避免方向模糊，則陣元間距d應(yīng)滿足d≤λ/2的條件，否則過周期的角度可能也被認成信號的入射角。由此可知，第一個陣元收到的信號與同一時刻第k個陣元收到的信號之間的相位差為

(2)

可知，第k個陣元接收信號表示為S(n)e-j(k-1)ω。

對于由m個陣元組成的等距線陣，每個陣元接收信號的相位差所組成的向量

(3)

稱為入射信號S(n)的方向向量[1]。

將該向量取共軛作為波束形成系數(shù)，進行式(4)的計算

y(n)=x(n)×A(θ)

(4)

其中，x(n)表示m個陣元第n個快拍的數(shù)據(jù)向量。

圖1 等距線陣

可知，當(dāng)信號的入射角為θ時y(n)的值最大。因此，可使用若干組波束形成系數(shù)覆蓋所關(guān)注的角度空間。

2 基于FPGA的DBF傳統(tǒng)實現(xiàn)方法

當(dāng)前，DBF運算往往使用FPGA實現(xiàn)，F(xiàn)PGA中大量的乘加資源非常適合實現(xiàn)該運算。使用FPGA實現(xiàn)DBF運算的結(jié)構(gòu)如圖2所示。

從圖2中可知，使用FPGA實現(xiàn)DBF運算的結(jié)構(gòu)可分為三部分：并串轉(zhuǎn)換與分發(fā)模塊、乘累加模塊與并串轉(zhuǎn)換模塊。并串轉(zhuǎn)換與分發(fā)模塊接收各個通道數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，并接收各個通道在當(dāng)前頻率下的校正系數(shù)，實現(xiàn)通道校正處理。校正后的通道數(shù)據(jù)形成L(L為波束個數(shù))路，給后續(xù)使用；每個乘累加模塊接收校正后串行數(shù)據(jù)以及對應(yīng)的DBF系數(shù)，實現(xiàn)各個通道的乘累加運算；并串轉(zhuǎn)換是將每個DBF形成后的數(shù)據(jù)轉(zhuǎn)成串行方便后續(xù)的處理。

3 基于FPGA的DBF通用實現(xiàn)方法

3.1 通用DBF 實現(xiàn)結(jié)構(gòu)

本節(jié)要介紹一種通用的DBF實現(xiàn)結(jié)構(gòu)，它能夠在處理資源和模塊工作時鐘率不變的情況下實現(xiàn)處理數(shù)據(jù)率與波束個數(shù)的互換。為了方便描述，我們假設(shè)陣元數(shù)為32個，工作時鐘率為160 MHz，數(shù)據(jù)率為5 MHz、10 MHz、20 MHz以及對應(yīng)的波束個數(shù)為32、16、8。該實現(xiàn)結(jié)構(gòu)如圖3所示。

圖2 DBF實現(xiàn)結(jié)構(gòu)

圖3 通用DBF實現(xiàn)結(jié)構(gòu)

從圖3中可以看到，通用DBF實現(xiàn)結(jié)構(gòu)包括：串并轉(zhuǎn)換模塊、信號選擇與分發(fā)模塊、乘累加模塊、信號合并與選擇模塊以及波束選擇與并串轉(zhuǎn)換模塊。

3.2 通用DBF各功能模塊介紹

串并轉(zhuǎn)換模塊共有4個，每個實現(xiàn)8路陣元數(shù)據(jù)的轉(zhuǎn)換，在三種不同數(shù)據(jù)率情況下，它們的時序不同。如圖4所示。

信號選擇與分發(fā)模塊實現(xiàn)串行數(shù)據(jù)的合成與分發(fā)。在5 MHz數(shù)據(jù)率情況下，將4個并串轉(zhuǎn)換模塊形成的串行數(shù)據(jù)合成一路，并將其復(fù)制32份給后面的32個乘累加模塊。

10 MHz數(shù)據(jù)率情況下，將第1個與第3個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)合成一路，并復(fù)制16份給后面的第1、3……31個乘累加模塊；將第2個與第4個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)合成一路，并復(fù)制16份給后面的第2、4……32個乘累加模塊。

圖4 并串轉(zhuǎn)換模塊各種數(shù)據(jù)率下串行數(shù)據(jù)時序

20MHz數(shù)據(jù)率情況下，將第1個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)復(fù)制8份給后面的第1、5……29個乘累加模塊；將第2個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)復(fù)制8份給后面的第2、6……30個乘累加模塊；將第3個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)復(fù)制8份給后面的第3、7……31個乘累加模塊；將第4個并串轉(zhuǎn)換模塊生成的數(shù)據(jù)復(fù)制8份給后面的第4、8……32個乘累加模塊。

同時，在該模塊實現(xiàn)通道校正運算。

復(fù)乘累加模塊，與傳統(tǒng)實現(xiàn)方法一致。如圖5所示。

圖5 復(fù)乘累加模塊實現(xiàn)結(jié)構(gòu)

如圖5所示，復(fù)乘累加模塊由三部分組成。其中系數(shù)存儲模塊接收對應(yīng)的DBF系數(shù)，供運算使用；復(fù)乘模塊實現(xiàn)通道數(shù)據(jù)與DBF系數(shù)的復(fù)乘；累加模塊將復(fù)乘后的數(shù)據(jù)進行累加。

信號合并與選擇模塊實現(xiàn)三種數(shù)據(jù)率下的處理。在5MHz數(shù)據(jù)率下，每個復(fù)乘累加模塊的輸出為1個波束，共形成32個波束；在10MHz數(shù)據(jù)率下，復(fù)乘累加模塊的第1、2路輸出合成波束1，第3、4路合成波束2，……第31、32路合成波束16，共形成16個波束；在20MHz數(shù)據(jù)率下，復(fù)乘累加模塊的第1、2、3、4路輸出合成波束1，第5、6、7、8路合成波束2，……第29、30、31、32路合成波束8，共形成8個波束。

并串轉(zhuǎn)換模塊是將對應(yīng)的32、16或8個波束數(shù)據(jù)進行轉(zhuǎn)換，合成一路數(shù)據(jù)便于后續(xù)處理。

3.3 仿真結(jié)果

在基于法線方向-6°～+70°范圍內(nèi)，從下向上排列32個波束。其中，發(fā)線方向(0°指向)對應(yīng)波束數(shù)為3。現(xiàn)給設(shè)計程序加入該指向激勵信號，通過modelsim仿真的結(jié)果如圖6所示。

圖6 通用DBF運算單元仿真結(jié)果

圖6中，5 MHz數(shù)據(jù)率下實現(xiàn)全部32個波束處理；10 MHz數(shù)據(jù)率下實現(xiàn)前16個波束處理；20 MHz數(shù)據(jù)率下實現(xiàn)前8個波束處理。由仿真結(jié)果可見，均在波束3形成最大值，與理論設(shè)計一致。

4 結(jié)束語

本文所介紹的方法，能夠在有限的資源使用情況下，通過數(shù)據(jù)率與波束數(shù)的互換，完成通用的DBF的實現(xiàn)，并經(jīng)過仿真證明該方法正確可靠。