李 璇，周明珠

(杭州電子科技大學(xué)微電子CAD研究所，浙江 杭州 310018)

0 引 言

隨著物聯(lián)網(wǎng)、無線人體局域網(wǎng)和5G技術(shù)的不斷發(fā)展和普及，用于各類電子產(chǎn)品中高集成度、低成本的芯片需求快速增長。以5G基站設(shè)計為例，要想無線終端在基站很小的頻率間隔內(nèi)快速切換頻率、相位，滿足頻率轉(zhuǎn)換時間短、調(diào)頻電路頻率穩(wěn)定性高、頻率分辨率高等要求，鎖相式頻率合成器必不可少[1]。在鎖相式頻率合成器中引入小數(shù)分頻可以進(jìn)一步優(yōu)化高分辨率與快轉(zhuǎn)換速度之間的矛盾，打破環(huán)路帶寬和信道間隔之間的限制關(guān)系，使頻率合成器采用較高的晶振頻率和寬的環(huán)路帶寬實現(xiàn)窄信道間隔[2]。但是，傳統(tǒng)的方法通過改變整數(shù)分頻器瞬時分頻模，求平均得到平均分頻比的小數(shù)分頻器，不僅增大量化噪聲，而且需額外增加校準(zhǔn)電路[3]?；谙辔粌?nèi)插的小數(shù)分頻器則不同，能通過改變整數(shù)分頻器的輸入信號相位直接實現(xiàn)小數(shù)分頻。若相位內(nèi)插器為Nbit，抖動僅在整數(shù)的1/2N之間施加，產(chǎn)生的量化噪聲功率比傳統(tǒng)方案低，通過增加N的比特數(shù)能實現(xiàn)更高的移相精度和更小的帶內(nèi)相位噪聲[4]?，F(xiàn)有的移相器設(shè)計精度最高為7 bit，進(jìn)一步提高精度則會增加電路設(shè)計的復(fù)雜度、惡化線性度等[5]。為此，本文設(shè)計一種8 bit移相器電路，在確保線性度的基礎(chǔ)上實現(xiàn)更高的移相精度，在減少控制字位數(shù)的基礎(chǔ)上實現(xiàn)相同的離散電流控制，與相位控制器和整數(shù)分頻器共同構(gòu)成基于相位內(nèi)插的小數(shù)分頻器，實現(xiàn)真正的小數(shù)分頻。

1 電路分析與設(shè)計

1.1 相位內(nèi)插器電路設(shè)計

1.1.1 基本相位內(nèi)插器實現(xiàn)原理

實現(xiàn)移相功能，除電阻電容構(gòu)成的無源移相器外，基于矢量合成原理的有源移相器因高頻下占用面積小獲得廣泛使用，其中最常見的是正交矢量合成移相器，即相位內(nèi)插器。在正交矢量合成移相器中，將正交的兩路信號合成，從而得到期望的輸出相位。兩路正交的信號幅度通過改變同相可變增益放大器(I-VGA)和正交可變增益放大器(Q-VGA)的偏置電流來實現(xiàn)[6]。

相位內(nèi)插器基本原理如圖1所示。I-VGA與Q-VGA兩路輸入信號IN，IP，QN，QP分別為0°，180°，90°，270°相位的兩對差分信號，I-VGA與Q-VGA的偏置電流分別用II與IQ表示。假設(shè)IN=AIsin(ωt)，QN=AQsin(ωt+φ)，其中ω為輸入信號角頻率，φ為IN與QN的相位差，AI，AQ為I-VGA與Q-VGA兩路的權(quán)重系數(shù)，則相位內(nèi)插器的輸出公式為：

圖1 基本相位內(nèi)插器原理

Vout=AIsin(ωt)+AQsin(ωt+φ)

(1)

(2)

1.1.2 全相位移相電路設(shè)計

要想實現(xiàn)360°全相位移相，對圖1電路進(jìn)行改進(jìn)，在I通路與Q通路上加入4個N型金屬-氧化物-半導(dǎo)體(N-Metal-Oxide-Semiconductor，NMOS)開關(guān)管(M9—M12)，即可實現(xiàn)四相位選擇輸入，從而實現(xiàn)360°全相位移相，差分輸出的全相位插入相位內(nèi)插器的電路如圖2所示。相位控制開關(guān)Vswitch〈3∶0〉每次選擇其中相差90°相位的兩路信號進(jìn)行相位內(nèi)插；權(quán)重控制碼dn〈31∶0〉與dp〈31∶0〉分別控制I通路與Q通路上的電流大小，dn〈31∶0〉與dp〈31∶0〉相反，確?？傠娏鞑蛔儯琩n〈0〉與dp〈0〉控制的電流是dn〈31∶1〉與dp〈31∶1〉的一半，因此在dn〈31∶1〉不變的情況下，dn〈0〉改變2次，從而實現(xiàn)64步離散控制，假設(shè)每步的電流變化量相等，在理想情況下，每步的相位變化為(φ-φ)/64，其中φ為Q通路信號相位，φ為I通路信號相位。若要實現(xiàn)差分輸出，則始終控制信號為差分信號，即I通路須由φ和φ+180°差分信號控制，相應(yīng)地，Q通路由φ和φ+180°差分信號控制，實現(xiàn)差分輸出從φ到φ的相位變化。引入彼此相隔90°的四相位控制信號Vin_0°,Vin_90°,Vin_180°，Vin_270°，實現(xiàn)360°移相。值得注意的是，0°～90°和180°～270°之間的相位內(nèi)插與90°～180°和270°～360°之間的相位內(nèi)插方向相反，因此權(quán)重控制碼的設(shè)計需要進(jìn)行進(jìn)一步處理。

圖2 差分輸出的全相位插入相位內(nèi)插器的電路圖

1.1.3 電流鏡設(shè)計

圖3 電流鏡電路圖

圖4 電流鏡直流仿真輸出波形圖

1.1.4 數(shù)字控制電路設(shè)計

設(shè)計相位內(nèi)插器時，為了實現(xiàn)較好的線性度，對32個電流源導(dǎo)通情況的控制采用溫度計碼方式進(jìn)行。溫度計碼將N位的二進(jìn)制輸入信號譯碼成2N-1位的數(shù)字信號，從而控制單位電流源的導(dǎo)通或斷開。以2 bit二進(jìn)制碼對應(yīng)的溫度計碼為例，3 bit溫度計碼譯碼表如表1所示，一個2位的二進(jìn)制碼經(jīng)譯碼電路轉(zhuǎn)換成3位的溫度計碼，每1位溫度計碼控制對應(yīng)單位電流源，從表1中可以看出：二進(jìn)制碼每變化1次，溫度計碼中“1”的個數(shù)就增加1位，也就是說每次變化都會使1個電流源導(dǎo)通，保證了相位內(nèi)插器具有良好的單調(diào)性，從而實現(xiàn)小數(shù)分頻器的良好線性度[9-10]。

表1 3 bit溫度計碼譯碼表

本文設(shè)計的小數(shù)部分輸入為8 bit二進(jìn)制碼，用Npi〈7∶0〉表示，高2位Npi〈7∶6〉編碼為相位控制碼，低6位Npi〈5∶0〉則編碼為電流權(quán)重控制碼。在以往的設(shè)計中，大多直接將Npi〈5∶0〉譯碼成溫度計碼，但是，因為權(quán)重控制碼有6 bit，若將其全部譯碼成溫度計碼則需要64個完全相等的子電流源，譯碼電路復(fù)雜1倍，大大增加電路功耗及芯片面積。不過，這樣設(shè)計也有其好處，所有子電流源均設(shè)計成完全相同的模塊，便于電流源的匹配設(shè)計，避免失配的電流源惡化相位內(nèi)插器的線性度。綜上，設(shè)計相位內(nèi)插的小數(shù)分頻器時，需要設(shè)計者進(jìn)行折中選取，選擇對自己電路最優(yōu)的方案。

相位控制碼的設(shè)計較為簡單，只需將Npi〈7∶6〉譯碼成4位的象限選擇信號，使其每次只有相鄰的2位為1，其余為0，即確保每次只導(dǎo)通0°，90°，180°和270°之中的2路信號，例如：當(dāng)相位控制開關(guān)Vswitch〈1∶0〉為高時，Vswitch〈3∶2〉則為低，象限選擇的編碼對應(yīng)表如表2所示。

表2 象限選擇的編碼對應(yīng)表

1.2 整體電路

本文設(shè)計的小數(shù)分頻電路拓?fù)浣Y(jié)構(gòu)如圖5所示。電路分為小數(shù)部分與整數(shù)部分，小數(shù)部分又分為相位控制器和8 bit相位內(nèi)插器。圖5中，Vin_0°,Vin_90°,Vin_180°，Vin_270°為8 bit相位內(nèi)插器的四相位輸入；NPi為小數(shù)部分控制端口，與整數(shù)分頻器一起實現(xiàn)小數(shù)分頻比；Vout為小數(shù)分頻器的輸出端口。NPi輸入經(jīng)累加器與分配器處理得到相位控制碼與權(quán)重控制碼，控制相位內(nèi)插器輸入的兩路正交信號的相位，得到移相信號，經(jīng)緩沖器整形輸入整數(shù)分頻器，得到真小數(shù)分頻信號。小數(shù)部分電路設(shè)計已在1.1節(jié)給出，因整數(shù)分頻器設(shè)計較成熟，可用2/3分頻器級聯(lián)得到[11]，在此不再詳細(xì)介紹。

圖5 小數(shù)分頻電路的拓?fù)浣Y(jié)構(gòu)

2 電路仿真結(jié)果

2.1 相位內(nèi)插器仿真

對圖2電路進(jìn)行仿真，輸入信號為四相位正弦信號，設(shè)置四相位輸入信號頻率為2.4 GHz，幅度為20 mV，直流電壓為500 mV，相位相差90°。相位控制選擇0°～90°進(jìn)行相位內(nèi)插，對dn〈31〉-dn〈0〉的64種情況進(jìn)行掃描，得到0°～90°瞬態(tài)仿真移相圖如圖6所示。若加上對于相位選擇的控制，即可實現(xiàn)360°全相位移相，360°全相位瞬態(tài)仿真移相圖如圖7所示。觀察圖6仿真結(jié)果可以看出：在0°～90°內(nèi)移相時，輸出信號電壓增益Gu=20lg(Uo/Ui)>13.8 dB，Uo/Ui為輸出信號電壓與輸入信號電壓的比值，由此可見：電路具有較好的增益以及線性度，達(dá)到設(shè)計要求，且直流功耗P=UI=1.2 V×318.64 μA=382.368 μW，實現(xiàn)了低功耗。

圖6 0°～90°瞬態(tài)仿真移相圖

圖7 360°全相位瞬態(tài)仿真移相圖

在完成原理圖仿真的基礎(chǔ)上，進(jìn)一步完成移相器的版圖設(shè)計，設(shè)計的相位內(nèi)插器版圖面積為41×71 μm2。移相器版圖如圖8所示。設(shè)計版圖時，同一層金屬盡量平行走線，相鄰金屬正交走線，便于后續(xù)小數(shù)分頻器版圖的設(shè)計。

圖8 移相器版圖

2.2 小數(shù)分頻器仿真

本文基于相位內(nèi)插器設(shè)計小數(shù)分頻器電路，包括累加器、分配器及整數(shù)分頻器的設(shè)計。當(dāng)輸入信號頻率f=2.4 GHz，整數(shù)分頻比N=4，小數(shù)位NPi=(00111111)2，即NPi=63/28=0.246時，可實現(xiàn)N-NPi=4-0.246=3.754分頻，理論輸出頻率為fdiv=f/(N-NPi)=2.4 GHz/3.754≈639.32 MHz，實際仿真輸出信號平均頻率為638.96 MHz，誤差0.36 MHz。仿真波形如圖9所示。

圖9 小數(shù)分頻波形圖

由圖9可以看出：最終分頻得到的信號頻率與理論輸出頻率存在較大差異。對電路進(jìn)行逐級分析發(fā)現(xiàn)：小數(shù)分頻電路在改變頻率時存在小數(shù)雜散，而且電路工作時因各類噪聲的存在，例如電源噪聲及內(nèi)部元器件噪聲等導(dǎo)致由移相器輸出的信號頻率在小范圍內(nèi)抖動，從而輸出信號分頻比與理論值存在差異，但是，該差異可以通過增加sigma-delta調(diào)制器降低小數(shù)雜散，優(yōu)化電路性能，因此基于相位內(nèi)插的小數(shù)分頻器可以有效實現(xiàn)小數(shù)分頻功能，而且功耗可以做到很小。

2.3 小數(shù)分頻器仿真

本文設(shè)計的8 bit基于相位內(nèi)插的小數(shù)分頻器與已有的部分小數(shù)分頻器對比結(jié)果如表3所示。從表3可以看出：本文設(shè)計的移相器可以實現(xiàn)更高的移相精度，功耗更小，主要原因在于本文的設(shè)計采用的工藝和電源電壓有一定的優(yōu)勢。

表3 不同設(shè)計的小數(shù)分頻器對比

3 結(jié)束語

本文設(shè)計了一種基于8 bit相位內(nèi)插的小數(shù)分頻器，進(jìn)一步提高了移相精度，改進(jìn)后的電流源使權(quán)重控制碼的設(shè)計復(fù)雜度大大降低，使電路具有良好的線性度，同時優(yōu)化了電路功耗以及面積。但是，當(dāng)前電路因大量雜散的存在使得輸出信號頻率與理論值存在較大誤差，后續(xù)將進(jìn)一步優(yōu)化電路，在小數(shù)輸入端口增加sigma-delta調(diào)制器，將量化噪聲搬移到更高的頻率，通過環(huán)路的低通濾波有效降低小數(shù)雜散，進(jìn)一步減小小數(shù)分頻誤差。