何瑞泉，韓國(guó)軍

廣東工業(yè)大學(xué) 信息工程學(xué)院，廣東 廣州 510000

隨著制程工藝的不斷提升以及多電平單元編碼技術(shù)的使用，NAND閃存的存儲(chǔ)密度有了很大的提高。但是這也給閃存帶來新的挑戰(zhàn)——更加嚴(yán)重的干擾[1-6]。其中，持久性干擾是閃存信道主要干擾之一，并且成為3D-NAND閃存的最主要干擾[3,5-6]。存儲(chǔ)單元在使用過程中會(huì)有不同程度的磨損，導(dǎo)致電子容易從存儲(chǔ)單元中泄露出去，從而造成讀電壓的減小，這就是持久性干擾的成因。這就說明持久性干擾在閃存的生命周期內(nèi)一直存在，影響閃存的壽命以及數(shù)據(jù)的可靠性。為了減小持久性干擾所帶來的影響，掉電的信道估計(jì)算法被提出。然而，該算法復(fù)雜度太高難以應(yīng)用于實(shí)際系統(tǒng)中。鑒此，本文利用持久性干擾的特點(diǎn)對(duì)信道估計(jì)算進(jìn)行簡(jiǎn)化，以減少計(jì)算復(fù)雜度和提高精度。

1 信道模型

不失一般性，所提的算法在多電平（multilevel cell, MLC）型的NAND閃存模型中驗(yàn)證。但是，該算法也可以應(yīng)用到三電平（trinary-level cell,TLC）型的NAND閃存中。閃存信道的干擾主要包括隨機(jī)電子噪聲（random telegraph noise，RTN），單元間干擾（cell-to-cell interference，CCI）和持久性干擾（retention）。所以，閃存的單元閾值電壓可以表示為[1,4,7-11]：

1.1 存儲(chǔ)單元編程和擦除閾值電壓

閃存存儲(chǔ)單元內(nèi)電子數(shù)的改變主要在編程和擦除操作中。在編程前，存儲(chǔ)單元必須進(jìn)行擦除操作，讓存儲(chǔ)單元內(nèi)的電子移除出浮柵，從而使得閾值電壓設(shè)置到最小值。所以擦除狀態(tài)下的閾值電壓服從高斯分布：

式中 μe、 σe分別為均值和標(biāo)準(zhǔn)差。

根據(jù)文獻(xiàn)[7-9]，編程狀態(tài)的存儲(chǔ)單元由于布朗電子運(yùn)動(dòng)以及介質(zhì)的特性，其閾值電壓分布也服從高斯分布：

1.2 隨機(jī)電子噪聲

在存儲(chǔ)單元中，靠近浮柵氧化層的電子由于布朗運(yùn)動(dòng)而從浮柵中泄露，這就造成了隨機(jī)電子噪聲。該噪聲與浮柵的氧化層磨損程度有關(guān)。而隨著編程和擦除次數(shù)增加，干擾也會(huì)增加。因此，隨機(jī)電子噪聲的數(shù)學(xué)模型可以用類高斯分布模型來表示，即

1.3 單元間干擾

由于相鄰的存儲(chǔ)單元之間存在寄生耦合電容，導(dǎo)致存儲(chǔ)單元在編程時(shí)會(huì)對(duì)相鄰的存儲(chǔ)單元的閾值電壓造成影響，如圖1所示。

圖1 存儲(chǔ)單元之間的寄生耦合電容示意

所以，單元間干擾通常用一個(gè)閾值電壓變化的線性組合模型來表示，即

1.4 持久性干擾

在存儲(chǔ)單元編程后，單元內(nèi)的電子會(huì)隨著時(shí)間的增加而逐漸泄露出去，整個(gè)過程可以用高斯模型來建模，即其中有

2 信道估計(jì)

2.1 持久性干擾的影響

圖2顯示了閾值電壓受到干擾前后的分布情況，干擾對(duì)閾值電壓的分布產(chǎn)生了嚴(yán)重的影響。

圖2 閾值電壓受到干擾前后的分布對(duì)比（，

而持久性干擾使得閾值電壓向左偏移，具有以下2個(gè)特點(diǎn)：1）閾值電壓越高，左偏移量越大；2）對(duì)于擦除狀態(tài)的閾值電壓幾乎沒影響。

由于持久性干擾的影響，最優(yōu)讀參考電壓發(fā)生偏移，最終導(dǎo)致閃存存儲(chǔ)的數(shù)據(jù)的可靠性降低。特別在斷電的情況下，存儲(chǔ)單元內(nèi)的電子仍然受到持久性干擾的影響而泄露，導(dǎo)致無法得知閃存存儲(chǔ)單元的分布情況。本文針對(duì)斷電情況下的閾值電壓分布不可控問題而利用參數(shù)估計(jì)的方法對(duì)閃存信道進(jìn)行估計(jì)。

2.2 參數(shù)估計(jì)

首先，討論單電平（single-level cell, SLC）型閃存的信道。SLC型閃存中，每個(gè)存儲(chǔ)單元只存儲(chǔ)一個(gè)比特的數(shù)據(jù)，即只存在2種狀態(tài)-擦除和編程狀態(tài)，如圖3所示。

圖3 SLC型閃存狀態(tài)分布示意

由于閃存不能直接獲取每個(gè)存儲(chǔ)單元的電壓值，這給信道估計(jì)帶來了挑戰(zhàn)。為了避免使用存儲(chǔ)單元的具體電壓值，對(duì)SLC型閃存的閾值電壓進(jìn)行量化，如圖3所示。假設(shè)整個(gè)閾值電壓被分n個(gè)區(qū)間，然后根據(jù)電壓區(qū)間范圍對(duì)閃存進(jìn)行數(shù)據(jù)采樣。假設(shè)采樣的存儲(chǔ)單元總數(shù)為,而落在區(qū) 間的存儲(chǔ)單元數(shù)量為。由此，可以得到采樣數(shù)據(jù)的概率：

由上文可知，閃存的閾值電壓分布服從混合高斯分布。所以，可以利用高斯分布對(duì)信道進(jìn)行估計(jì)。估計(jì)的概率為

為了獲得最優(yōu)的估算，定義損失函數(shù)為最小均方誤差，即通過計(jì)算采樣測(cè)量的概率和預(yù)測(cè)估計(jì)的概率之間的最小均方誤差：

k=0

根據(jù)持久性干擾的特點(diǎn)，擦除狀態(tài)下的閾值電壓分布不會(huì)因?yàn)槌志眯愿蓴_的影響而造成嚴(yán)重偏移，所以擦除狀態(tài)的概率分布近似固定。因此，損失函數(shù)可以改寫為

2.2.1 尋找凸區(qū)間

接下來討論該二階偏導(dǎo)是否為非負(fù)。先討論下面的函數(shù)的單調(diào)性：

易得到：

而在閃存信道中，存儲(chǔ)單元內(nèi)存儲(chǔ)的電子數(shù)只能通過編程過程來增加，其他狀態(tài)下都是減少，則有

所以，當(dāng)在凸區(qū)間中進(jìn)行數(shù)據(jù)采樣時(shí)，可以求得最優(yōu)的解，而該最優(yōu)的參數(shù)解即為閃存信道的閾值電壓分布的均值和標(biāo)準(zhǔn)差，如圖4所示。對(duì)于該優(yōu)化問題，利用梯度下降法進(jìn)行求解。

圖4 凸區(qū)間采樣示意圖

算法 利用梯度下降法求解。

初始化。把信道參數(shù)的均值和標(biāo)準(zhǔn)差初始化為不受干擾時(shí)的理想值；

1）根據(jù)式(1)計(jì)算結(jié)果誤差；

3）判斷結(jié)果誤差是否小于某個(gè)數(shù)或是否滿足停止條件。成立，則進(jìn)行步驟5）；否則進(jìn)行步驟4）；

5）輸出均值和標(biāo)準(zhǔn)差。

2.2.2 擴(kuò)展

在SLC型閃存中，信道估計(jì)可以按照上文所述的方法進(jìn)行求解，但是對(duì)于MLC、TLC等類型的閃存不能直接利用上文所述的方法。因此，本節(jié)將SLC的估計(jì)方法擴(kuò)展到MLC、TLC型的閃存。

如圖4所示，數(shù)據(jù)采樣區(qū)間是在2個(gè)狀態(tài)之間的重疊區(qū)上。另外，根據(jù)圖2，相鄰狀態(tài)的重疊區(qū)的概率分布主要是與這相鄰狀態(tài)的分布情況有關(guān)，而非相鄰的狀態(tài)分布對(duì)重疊區(qū)概率的影響非常小。所以，以MLC為例而提出算法，如圖5所示。

圖5 MLC信道估計(jì)算法流程

首先，擦除狀態(tài)的分布參數(shù)近似不變，通過SLC閃存的信道估計(jì)來估計(jì)“01”狀態(tài)的分布參數(shù)。然后，由于“01”狀態(tài)的分布已經(jīng)被估計(jì)出來了，同樣地可以估計(jì)出“00”狀態(tài)的分布參數(shù)。最終，可以估計(jì)出全部狀態(tài)的分布參數(shù)。

3 仿真結(jié)果

本仿真實(shí)驗(yàn)在MATLAB平臺(tái)實(shí)現(xiàn)，而閃存信道參數(shù)有如下設(shè)置：由于文獻(xiàn)[11-19]等提出的去除單元間干擾方法能夠很好地減少單元間干擾，而且所提的信道估計(jì)主要針對(duì)持久性干擾，在仿真中單元間干擾的干擾因子的取值為0.1。

圖6和7給出了在不同PE和時(shí)間下，不同狀態(tài)分布的估計(jì)誤差。

圖6 平均估計(jì)誤差曲線PE=5K

圖7 平均估計(jì)誤差曲線

在圖6和圖7中，虛線為Aslam所提的RABP-CU股計(jì)算法[20]，實(shí)線為本文所提的估計(jì)算法。

不同狀態(tài)分布的估計(jì)誤差表達(dá)式為

從圖6、7中可以看出，均值的估計(jì)誤差在0.02 V之內(nèi)，而閃存芯片能夠識(shí)別的最小電壓分辨率為0.01 V。這說明在閾值電壓分布的估算中，均值的估算達(dá)到較高的精度，接近了物理識(shí)別的最小分辨率。對(duì)于標(biāo)準(zhǔn)差的估計(jì)，其誤差范圍為0.01到0.04。而且標(biāo)準(zhǔn)差的估計(jì)誤差隨著持久性時(shí)間和PE的增加而減小，即當(dāng)持久性干擾影響越嚴(yán)重時(shí)估計(jì)誤差越小。實(shí)際上，在干擾小的情況下閃存的糾錯(cuò)編碼或其他的糾錯(cuò)技術(shù)足以保證閃存的數(shù)據(jù)可靠性，不需要對(duì)信道進(jìn)行精確的估計(jì)。但是，當(dāng)干擾增加而超過糾錯(cuò)編碼或其他的糾錯(cuò)技術(shù)的能力時(shí)，有必要對(duì)信道進(jìn)行精確地估計(jì)來協(xié)助其他技術(shù)來保證數(shù)據(jù)的可靠性。所以標(biāo)準(zhǔn)差的估計(jì)在嚴(yán)重的干擾下，可以有較高的精度。通過與RABP-CU估計(jì)算法作比較，本文所提的估計(jì)算法在均值估計(jì)中的精度高于RABPCU估計(jì)算法，而標(biāo)準(zhǔn)差估計(jì)近似或者稍優(yōu)于RABPCU估計(jì)算法。

根據(jù)仿真結(jié)果，本信道估計(jì)算法結(jié)合NAND閃存可以實(shí)現(xiàn)較高精度的信道參數(shù)估計(jì)。

4 結(jié)論

根據(jù)NAND閃存的持久性干擾的特點(diǎn)，本文提出了一種新穎的NAND閃存閾值電壓分布估計(jì)算法，主要利用參數(shù)估計(jì)算法來估計(jì)閾值電壓分布的均值和標(biāo)準(zhǔn)差。通過上述理論分析及數(shù)據(jù)仿真，得出以下結(jié)論：

1）閃存信道的閾值電壓分布可以利用高斯混合模型進(jìn)行近似擬合并能夠達(dá)到較高的擬合精度。

2）對(duì)比現(xiàn)有的信道參數(shù)估計(jì)算法，本文所提估計(jì)算法能達(dá)到較高的估計(jì)精度。

3）在實(shí)際應(yīng)用方面，本文方案利用NAND閃存的固有回讀機(jī)制來對(duì)信道參數(shù)進(jìn)行估計(jì)，沒有額外修改或添加閃存的結(jié)構(gòu)和功能，具有一定的可行性。