Blaise Ravelo 李寧東 萬發(fā)雨 葛俊祥

1 南京信息工程大學 電子與信息工程學院,南京，210044

0 引言

時延是電子和通信系統(tǒng)[1-2]中的關鍵參數(shù),現(xiàn)代電子以及通信系統(tǒng)常常遭受信號不同步的問題．盡管現(xiàn)代設計技術發(fā)展很快,但信號時延仍然是電子設計性能的瓶頸．如文獻[3-5]所述,群時延與噪聲效應相結(jié)合,會大大降低數(shù)字信號和微波器件的性能．為了解決信號時延問題,文獻[6]提出了一種復雜的模擬電路均衡方法．然而,這種經(jīng)典的解決方案可能會增加額外的正時延而使電路的性能有所降低．因此,負群時延電路的出現(xiàn)被認為是均衡電子系統(tǒng)時延的一種良好解決方案[7]．

負群時延電路的負時延性能,對于大多數(shù)電子工程師來說依然難以理解,因此在詳細介紹本文的工作之前,有必要先介紹一下負群時延電路發(fā)展歷程．20世紀60年代,Brillouin[8]首次在色散介質(zhì)發(fā)現(xiàn)了負群時延現(xiàn)象．20世紀80年代,Chu等[9]第一次在實驗中驗證了負群時延效應．近年來,一些研究小組對負群時延電路產(chǎn)生了濃厚的興趣,設計并試驗了各種負群時延電路[10-17]．文獻[10-11]給出了微波無源電路的負群時延合成器,并且引入了極低頻的有源電路[12-13]．但負群時延電路會產(chǎn)生超過20 dB的插入損耗[10-11]．為了補償電路的大損耗并使電路能夠在更高頻率下工作,可以將射頻放大器級聯(lián)到負群時延電路中,從而設計出低損耗的有源負群時延電路[14-15]．然而,這些有源負群時延電路將不可避免地遭受由于集中元件固定值的設計不靈活的限制以及無法在微波頻帶電路中工作等困難．而且,有源放大器的使用將會增加帶外噪聲,并使電路結(jié)構(gòu)更復雜．

此外,由于設計的復雜性,大多數(shù)負群時延拓撲結(jié)構(gòu)無法集成到高速系統(tǒng)中．因此,利用分布式微帶傳輸線構(gòu)建的更簡單和低損耗的無源拓撲結(jié)構(gòu)相繼被提出[16-17]．這些分布式負群時延電路在高速系統(tǒng)中是可以集成的．然而,由于分析理論的復雜性,負群時延分布式電路需要進一步研究,并且無源負群時延電路在所需的負群時延帶寬中,不可避免地具有大的信號衰減的特征．

把負群時延電路的插入損耗降低到10 dB以下是一項具有挑戰(zhàn)性的研究工作．文獻[18]設計了兩個具有高特性阻抗和弱耦合系數(shù)的短路耦合微帶線,這種基于耦合傳輸線的負群時延電路能夠?qū)⒉迦霌p耗降低到7.43 dB[18]．此外為降低信號插入損耗,文獻[19]采用并行互連線來構(gòu)建負群時延拓撲結(jié)構(gòu),并闡述了群時延理論以及設計方法[19]．該并行互連線結(jié)構(gòu)負群時延電路的插入損耗大約為5 dB．為設計出低損耗的無源負群時延電路,文獻[20]通過把有損互連線連接在反饋環(huán)路中的隔離端和耦合端之間進而構(gòu)成負群時延電路,該負群時延電路的插入損耗為2.4 dB[20]．為了對負群時延電路進行分析和性能改進,仍然需要進一步研究一些新穎的負群時延電路拓撲結(jié)構(gòu),特別是低插入損耗負群時延電路的分析建模方法．

為此,本文提出了一種基于完全分布式傳輸線和耦合傳輸線的無源低損耗負群時延電路拓撲結(jié)構(gòu),該負群時延拓撲結(jié)構(gòu)呈現(xiàn)出類似于“波峰”幾何形狀的拓撲結(jié)構(gòu)．本文主要分為三部分．第一部分介紹電路的原理圖,并基于等效電路的方法來探討電路拓撲的S矩陣建模的理論方法．第二部分首先分析了電路的相關參數(shù)對電路性能的影響,其次介紹了電路仿真及電路加工測試,并通過理論計算、電路仿真和實際測試結(jié)果的比較驗證了該負群時延電路的性能．最后,第三部分對論文進行了總結(jié)．

1 電路原理

1.1 電路結(jié)構(gòu)描述

圖1描述了提出的波峰型電路拓撲結(jié)構(gòu)．該電路是由四條相同的微帶傳輸線(TL1)、兩條同樣的耦合線(CL)、不等長的微帶傳輸線(TL2,TL3)以及T型連接器(Tee)組成．對于傳輸線TLi而言,Z0,ai以及τi分別代表著傳輸線的特征阻抗、損耗以及時延,其中i={1,2,3}．假設傳輸線的長度為di,波速為v,則時延τi可用式(1)表示:

τi=di/v.

(1)

1.2 電路S參數(shù)及時延理論分析

為了分析電路的S參數(shù),可以采用各個電路端口的歸一化電壓波(am,bm)來分析,其中m={1,2,3,…,14}．對于Tee連接器而言,根據(jù)微波電路理論可知:

(2)

對于微帶傳輸線TLi而言,根據(jù)微波電路理論可知各個端口電壓波的關系可由下式表達:

(3)

其中:

xi=ai×e-jωτi.

(4)

為便于分析,可將ai作如下表示:

ai=a.

(5)

對于耦合傳輸線CL而言,根據(jù)微波電路理論可知:

(6)

根據(jù)式(2)—(6),可以得到電路的S參數(shù):

(7)

基于插入損耗S21,電路的群時延可以由下式表示:

τ(ω)=-?∠S21(jω)/?ω.

(8)

此外,I1(ω),I3(ω),I5(ω),I7(ω),以及h3(ω),h4(ω),h5(ω),h6(ω)的表達式可見附錄．

2 電路仿真與實測

2.1 參數(shù)分析

為了進一步洞悉負群時延性能的變化趨勢,根據(jù)式(7)和(8)可知,微帶傳輸線的時延τ1,τ2,τ3會對電路性能產(chǎn)生影響.由式(1)可知,微帶線的時延與微帶線的長度有關,所以本文利用ADS仿真軟件對微帶線的長度進行參數(shù)分析．

圖2探究了TL1的長度d1的變化對電路的群時延、插入損耗以及反射損耗的影響．可以看出,隨著d1的變大,電路的中心頻率表現(xiàn)出左移的動態(tài),且電路的群時延GD的值一直小于-3 ns,損耗S21低于3 dB,反射損耗S11優(yōu)于10 dB．圖3和圖4分別探究了TL2的長度d2以及TL3的長度d3的變化對電路的群時延、插入損耗以及反射損耗的影響,由圖3和圖4可知它們呈現(xiàn)出了與圖2相同的趨勢．

圖5探究了頻率范圍在0.97～1.04 GHz內(nèi)的耦合線的間距S的變化對電路的群時延、插入損耗以及反射損耗的影響．從圖5中可以看出:隨著間距S的變大,電路的中心頻率呈現(xiàn)變大的趨勢,此外電路的最大負群時延一直維持在-2.5 ns左右,且電路的反射損耗S11大于10 dB,損耗S21低于3 dB．

圖6探究了頻率范圍在0.98～1.14 GHz內(nèi)的耦合線和微帶線的寬度W的變化對電路的群時延、插入損耗以及反射損耗的影響．從圖6中可以看出:隨著寬度W的變大,電路的中心頻率呈現(xiàn)出逐漸變大的趨勢,電路的最大負群時延和損耗S21一直在變大,然而電路的反射損耗S11卻在逐步變?。?/p>

2.2 電路結(jié)構(gòu)

這一部分主要對前文提出的電路理論進行驗證．利用電路仿真軟件ADS對設計的電路進行建模、仿真和優(yōu)化,如圖7a和7b所示,最終優(yōu)化電路尺寸如表1所示．根據(jù)優(yōu)化好的電路進行加工,實物如圖7c所示,該電路采用的板材為FR4,具體參數(shù)如表1所示．

2.3 仿真與實測

對加工的負群時延電路(NGDC)用矢量網(wǎng)絡分析儀(VNA)(羅德施瓦茲ZNB 20,帶寬100 kHz 至 20 GHz)進行S參數(shù)測試,測試平臺配置如圖8所示,測試帶寬為0.95～1.10 GHz,負群時延電路的反射系數(shù)、插入損耗、時延測試結(jié)果、仿真結(jié)果和模型計算結(jié)果對比如圖9所示．

表1 負群時延電路的參數(shù)與優(yōu)化結(jié)果

從圖9可以看出對該電路在0.95～1.10 GHz進行計算、仿真與實測,并且各自曲線變化趨勢大概一致．由圖9a可知:計算、仿真與實測的中心頻率分別為1.018、1.025以及1.017 GHz,在各自中心頻率處的最大負群時延為分別為-1.25、-1.51以及-2.46 ns．由圖9b和圖9c可知:實測的插入損耗與反射損耗分別小于3 dB以及大于10 dB,如表2所示．

表2 計算、仿真與測試結(jié)果

從表2可以看出,負群時延電路中心頻點的理論計算值、電路仿真值和實際測量值有一些偏移,大約為8 MHz左右,負群時延值有大約0.9 ns的偏差,這些偏差的主要原因是加工誤差、介質(zhì)基板的有效介電常數(shù)偏差、損耗偏差以及計算方法的精度偏差等．

2.4 性能對比

表3列出本文的負群時延電路與已發(fā)表文獻中電路的性能對比結(jié)果,相比于其他電路,本文的負群時延電路最大的優(yōu)勢在于更低的電路損耗．

表3 本文電路與文獻電路性能對比

3 結(jié)論

本文研究了“波峰”形狀的分布式無源拓撲結(jié)構(gòu)的負群時延電路設計方法． 該“波峰”形狀的拓撲結(jié)構(gòu)主要有微帶傳輸線、耦合線以及T形連接器構(gòu)成．可以證明,這種簡單的分布式電路具有帶通負群時延功能．本文還建立了整體電路拓撲的S矩陣的解析公式,從插入損耗表達式可以推導出群時延表達式．

帶通負群時延功能可通過設計和加工“波峰”形狀微帶負群時延電路來驗證．理論計算、電路仿真與實測的S參數(shù)以及群時延表現(xiàn)出了較好的一致性．實測結(jié)果表明:本文提出負群時延電路在中心頻率1 GHz附近呈現(xiàn)出大約-2.46 ns的負群時延值,插入損耗約為-2.1 dB,反射系數(shù)約為-13 dB．與已有的負群時延電路[16-18]相比,本文提出的負群時延電路具有低的插入損耗．