趙莉

摘? 要：硅控整流器SCR（Silicon Controlled Rectifier）以及SCR的衍生器件跟二極管和GGNMOS（Grounded? Gate NMOS）一樣均是應用較為廣泛的ESD保護器件。相比二極管和GGNMOS兩類ESD保護器件，SCR ESD器件能夠?qū)崿F(xiàn)從高阻態(tài)到低阻態(tài)轉(zhuǎn)換，而且具備可再生性，因此設計合理的SCR將具備非常高的ESD防護等級。本文首先介紹了SCR結(jié)構(gòu)ESD泄放能力和工作機理，然后針對SCR組合保護器件的結(jié)構(gòu)，結(jié)合理論分析與器件仿真對其關鍵特性進行設計保證;最后，基于某0.18um的工藝，設計多個ESD單體進行流片并進行TLP測試，證明本文設計的SCR組合保護結(jié)構(gòu)具有較高的單位面積ESD性能。

關鍵詞：ESD? SCR? 組合保護結(jié)構(gòu)? 器件仿真? TLP單體測試

中圖分類號：TN43 ? ? ? ? ? 文獻標識碼：A 文章編號：1674-098X（2020）07（c）-0117-03

Abstract： SCR （silicon controlled rectifier） and its derivatives are widely used ESD protection devices like Diode and GGNMOS （grounded gate NMOS）. Compared with Diode and GGNMOS， SCR ESD device can realize the transition from high resistance state to low resistance state， and it is renewable.Therefore， with reasonable design SCR device will have very high ESD protection level. In this paper， firstly the ESD discharge capacity and working mechanism of SCR structure are introduced， then the key characteristics of SCR combined protection device are designed and guaranteed by theoretical analysis and device simulation. Finally， based on a process of 0.18um， several ESD monomers are designed for tapeout and TLP test， which prove that the SCR composite protection structure designed in this paper has higher ESD performance per unit area.

Key Words： ESD;SCR;Combined protection structure;Device simulation;TLP monomer test

集成電路作為整個電子產(chǎn)品的基礎擁有十分重要的地位，但是靜電放電貫穿在它的整個生命周期中，對它造成很大的危害，歸納起來主要有兩個方面，一是由于ESD脈沖通常有幾千伏的高電壓，遠遠大于器件本身柵氧擊穿電壓BVox，造成器件擊穿后失效;二是由于ESD脈沖放電時產(chǎn)生大電流，該大電流會熔斷金屬造成芯片失效。而硅控整流器SCR在單位面積下具有最高的ESD保護性能，得到了廣泛的應用。

1? SCR組合保護器件

通常芯片要求HBM模式下>6kV[2]時，會考慮采用單位面積防護等級最高的SCR結(jié)構(gòu)保護器件，但是只有單級MLSCR ESD防護器件還不夠安全，最好再加入一級，構(gòu)成組合保護器件[2]。本文采用的是P+NW Diode和MLCSR組合而成結(jié)構(gòu)如圖1所示，通過器件仿真可得組合結(jié)構(gòu)的snapback特性曲線如圖2所示;Vt在12V左右，Vp在4V左右，能夠滿足設計窗口要求。

圖1中左側(cè)第一個Nwell是P+NW Diode的結(jié)構(gòu)圖，在該組合結(jié)構(gòu)中Diode主要起輔助觸發(fā)作用，該器件的工作機理是Diode觸發(fā)結(jié)構(gòu)可以引入MLSCR輸入電流，使得MLSCR不通過PN節(jié)擊穿而是在觸發(fā)電流滿足時使得寄生三極管PNP、NPN的發(fā)射結(jié)導通，從而使得組合保護器件提前觸發(fā)，相比單級的MLSCR，觸發(fā)電壓降低，通過原理分析和器件仿真可以確定該結(jié)構(gòu)能夠滿足設計窗口的要求。

由于我們是第一次進行該工藝下的器件設計，而SCR版圖設計有一定的復雜性，工藝關鍵參數(shù)和設計的版圖尺寸都會影響電路的特性，因此，設計時考慮工藝特定參數(shù)，以及版圖尺寸關鍵尺寸的定義，我們通過器件仿真驗證各版圖參數(shù)大小對snapback特性曲線的影響，經(jīng)過多次的參數(shù)設計組合和對應的器件仿真驗證，設計出20組數(shù)據(jù)，然后進行20個單體流片。最后通過探針臺和TLP測試系統(tǒng)對單體繼續(xù)測試，確定ESD防護等級，篩選出滿足設計的單體應用到全芯片設計中。

2? TLP試驗測試結(jié)果與分析

2.1 TLP測試系統(tǒng)

TLP測試系統(tǒng)主要由TLP測試機臺、探針臺、計算機和示波器等構(gòu)成;整張晶圓、單顆裸芯都可以進行測試;TLP通過判定常用被測兩個pad之間的泄漏電流作為參考，通常大于一個量為失效;該方法不需要單體ESD器件進行封裝測試，不需要向全芯片測試ESD一樣通過判斷芯片功能是否正常來判斷是否失效;在ESD單體設計中非常方便，高效！

2.2 測試結(jié)果與分析

TLP測試正常是先輸入小電壓脈沖，然后慢慢增加脈沖電壓值，直到采集到關鍵的數(shù)據(jù)點，可以繪制出完整的I/V特性曲線，如圖3所示。通過特性曲線得到觸發(fā)電壓Vt1，維持電壓Vp，擊穿電流It2以及芯片失效時被測兩個pad間漏電流突然增加的泄漏電流，由此可以看到，TLP測試最大的優(yōu)點就是能夠及時捕捉到器件失效時的電壓和電流值。

圖4為本文設計的單體MLSCR和Diode的組合保護器件照片的照片，TLP測試的具體參數(shù)為Vt1=10V，Vp=3.8V，It2=4.8A;因此，該單體能夠滿足設計窗口的要求，同時防護等級能夠達到6kV。

通過TLP測試發(fā)現(xiàn)，被測的20個單體中，有一部分防護等級可以達到8kV，但是觸發(fā)電壓只有5V左右;另外一部分能夠滿足設計窗口的需求，但是防護等級小于4kV，通過對比分析測試數(shù)據(jù)，并結(jié)合器件仿真，對部分單體進行修正，看能否取長補短，做出性能更優(yōu)，面積更小的組合保護器件。

3? 結(jié)語

本文通過參考大量的論文，提出一種MLSCR和Diode組合起來的一種結(jié)構(gòu)。最后利用TLP測試系統(tǒng)分別對單體進行測試驗證，測試后篩選出五個既能滿足設計窗口要求，又能滿足大于6kV防護等級要求的SCR組合保護器件單體。

參考文獻

[1] 陳富濤，陶緒友，季惠才.高壓SOI工藝SCR ESD保護器件研究[J].固體電子學研究與進展，2017，37（5）：355-360.

[2] 侯飛.新型集成電路ESD防護器件研究[D].成都：電子科技大學，2019.

[3] 陳珊珊.基于SCR結(jié)構(gòu)的ESD防護研究[D].南京：南京郵電大學，2018.

[4] 劉明峰，徐晟陽.一種改進型MLSCR-ESD結(jié)構(gòu)設計分析[J].電子與封裝，2019，19（4）：41-44.

[5] 劉湖云，梁海蓮.ESD應力下改進型SCR器件設計與漏電特性優(yōu)化[J].西安電子科技大學學報：自然科學版，2018，45（6）：118-122.

[6] 梁莎.低觸發(fā)電壓的可控硅ESD保護結(jié)構(gòu)的設計[J]. 集成電路應用，2018，35（3）：23-25.

[7] 成輝.基于0.18umCMOS工藝的全芯片ESD保護的研究[D].成都：電子科技大學，2017.

[8] 李晶輝.CMOS數(shù)字電路ESD保護電路效應建模[D].成都：電子科技大學，2015.