許在運

（合肥工業(yè)大學電子科學與應用物理學院 安徽省合肥市 230009）

延遲線是一種將電信號通過某種介質材料來延后一段特定時間的元件或器件，為了滿足現(xiàn)代電路及各種匯總器件的延遲需求，常采用延遲線來進行電路設計。當電信號通過某一延遲單元后，會將電信號延遲一段特定時間后輸出。

近些年隨著微波集成電路的不斷發(fā)展，延遲線的應用也更加廣泛，比如在相控陣雷達系統(tǒng)、信息對抗中，延遲線的使用也顯得越來越重要。在設計延遲線時，盡量使其具有良好的幅頻特性，衰減量小、起伏和色散要盡量小，在滿足良好的阻抗匹配的同時還需要具有一定量的相移特性。同軸電纜延遲線、聲體波延遲線、超導微波延遲線、光纖延遲線等，這些傳統(tǒng)的延遲線普遍存在體積過大的缺點。延遲線采用共面波導曲折傳輸線的布局方式以及偶模的電磁場模式，有利于消除共面地之間電場的形成條件，減弱寬帶大信號波束指向的偏離，與傳統(tǒng)延遲線相比，這種延遲線更適用于現(xiàn)代雷達系統(tǒng)。

共面波導微波傳輸線最早是由學者C.P.WEN 于1969年提出，其后共面波導延遲線越發(fā)地被人們所設計和使用。2016年合肥華東電子研究所的湯艷燕等人設計研制出了一種共面波導延時放大組件。然而,目前國內外對高頻下這種延遲線的指標特性研究較少，為此，本文設計了一組4 位共面波導延遲線，分別可產生1 λ、2 λ、4 λ、8 λ 的延遲量,工作頻率在Ku 波段，相位線性度優(yōu)于2°，器件同時還具有小型化、低色散等特點。

1 共面波導傳輸特性

本文中延遲線采用的是共面波導平面?zhèn)鬏斁€，它的基片正面是由一中央導帶和兩邊共面的金屬接地板構成。如圖1 所示，共面波導由厚度為 H，介電常數(shù)為Er 的介質基片和厚度為H 的表層金屬構成。其中，中央導帶與兩邊共面的金屬接地板之間的縫隙寬度為G，中央導帶寬度為S，底部的金屬接地層起到增加電路功率容量和電路片散熱的功能。

共面波導的導波相速度vp可以表示為：

式中：c 為電磁波的在空間中的傳播速；εe為共面波導的介電常數(shù)。

共面波導的波導波長λg為：

式中：f 為工作頻率；λ0為自由空間中的波長。

則由兩條射頻支路產生的射頻信號的相位延遲量 為：

共面波導的特性阻抗Z0為：

圖1：共面波導模型

由于，共面波導傳輸線的色散特性與其導帶線寬、縫寬和介質厚度有關，所以在構建50 歐姆共面波導傳輸線時需通過HFSS 等工具進行計算；另外，在共面波導傳輸線之間添加適當?shù)慕拥乜祝軌驕p弱一定量的信號間串擾，因此在布局時，共面波導傳輸線電路可以設計得更加密集，有利于解決尺寸過大的問題。

2 共面波導延遲線設計

下面簡單敘述下共面波導延遲線的設計過程。1 λ、2 λ、4 λ、8 λ 共面波導延遲線采用曲折傳輸線的形式設計，基于薄膜工藝基礎，采用Al2O3為基片材料，介電常數(shù)為9.8，基片厚度為0.254 mm，基片表面鍍金厚度為4μm，通過使用ADS 自帶Linecalc 計算工具，計算出線寬為0.1 mm，縫寬為0.05 mm，采用圓弧形切角方式，通過電磁仿真軟件在工作頻帶上的仿真，得出1 λ、2 λ、4 λ、8 λ 共面波導延遲線三維仿真模型如圖2 所示，延遲線上下面采用接地孔貫穿，有效地保證在較低損耗下具有較低的色散特性。

3 仿真結果與分析

通過上一章節(jié)分別對四個共面波導延遲線進行枝節(jié)長度的優(yōu)化和傳輸線的布局，最終得到1λ、2λ、4λ、8λ 的共面波導延遲線的仿真結果如圖3 所示。

從圖3 可以看出，由于共面波導的電長度不同，1 λ、2 λ、4 λ、8 λ 中心頻點插入損耗分別為0.4dB、0.8 dB、1.8 dB、3.7 dB，輸入輸出駐波比均小于1.2，相位線性度優(yōu)于2°，帶內起伏優(yōu)于0.5 dB。在如此高頻特性下，由于各端口之間金絲阻抗匹配、射頻信號的不連續(xù)性等原因，都會導致插入損耗變大，并會對延遲線的輸入輸出駐波造成一定的影響，所以在后續(xù)的設計中還需要進一步完善和優(yōu)化。

本文通過對不同延遲量的共面波導延遲線進行仿真計算，采用曲折傳輸線的方式，實現(xiàn)了延遲線的小型化特點。與傳統(tǒng)延遲線相比，共面波導延遲線，因其小型化、集成度高、低插損、低色散等優(yōu)點，更適用于現(xiàn)代相控陣雷達等系統(tǒng)中。

圖2：共面波導延遲線仿真單元

圖3：共面波導相移特性