侯二林，朱 翔，馮純益，張建國(guó)，王云才

(1.太原理工大學(xué) 新型傳感器與智能控制教育部和山西省重點(diǎn)實(shí)驗(yàn)室，太原 030024；2.成都三零嘉微電子有限公司，四川 成都 610041)

隨機(jī)數(shù)被廣泛應(yīng)用于現(xiàn)代密碼系統(tǒng)中，作為安全密鑰使用。根據(jù)產(chǎn)生方法的不同，隨機(jī)數(shù)主要分為兩類(lèi)：偽隨機(jī)數(shù)和真隨機(jī)數(shù)。利用CPU運(yùn)算某種數(shù)學(xué)算法(如線性同余算法)可以快速地生成偽隨機(jī)數(shù)，然而偽隨機(jī)數(shù)具有周期性，可以被預(yù)測(cè)，無(wú)法確保密碼系統(tǒng)的安全[1]。真隨機(jī)數(shù)是一組具有不可被預(yù)測(cè)性和不可復(fù)制性的數(shù)字序列，它不依賴(lài)于數(shù)學(xué)算法，無(wú)法從已知的初始條件中預(yù)測(cè)出下一位數(shù)字，因而具有良好的保密性[2]。真隨機(jī)數(shù)通常是從物理隨機(jī)過(guò)程(熵源)中提取，如熱噪聲[3]、振蕩器相位噪聲[4]、光量子噪聲[5]、原子核放射性衰變[6]以及混沌電路[7]等，其產(chǎn)生裝置被稱(chēng)為真隨機(jī)數(shù)發(fā)生器(true random number generator，TRNG).

基于混沌電路的TRNG，主要是利用混沌的參數(shù)敏感性和長(zhǎng)期不可預(yù)測(cè)性等特性來(lái)產(chǎn)生真隨機(jī)數(shù)序列。常見(jiàn)的混沌TRNG熵源有：分段線性映射混沌、時(shí)空混沌、憶阻器混沌、多維映射混沌等[8]。布爾混沌是由美國(guó)杜克大學(xué)ZHANG et al在自治布爾網(wǎng)絡(luò)中發(fā)現(xiàn)的新型混沌[9]。與前述混沌熵源相比，其具有信號(hào)高幅值(≥1 V)、大帶寬(-10 dB帶寬可達(dá)數(shù)GHz)等優(yōu)點(diǎn)，在發(fā)展高速TRNG方面具有突出優(yōu)勢(shì)[10]。

本文設(shè)計(jì)了一種基于布爾混沌的TRNG芯片，其真隨機(jī)數(shù)最高輸出速率可達(dá)100 Mbps.芯片設(shè)計(jì)采用中芯國(guó)際SMIC 0.35 μm 3.3 V CMOS標(biāo)準(zhǔn)工藝，核心電路面積0.02 mm2.針對(duì)所設(shè)計(jì)的芯片版圖進(jìn)行了參數(shù)提取及后端仿真，并對(duì)仿真產(chǎn)生的真隨機(jī)數(shù)序列進(jìn)行了香農(nóng)熵、二維點(diǎn)陣圖分析以及ENT測(cè)試，結(jié)果表明所產(chǎn)生的真隨機(jī)序列具備良好的隨機(jī)統(tǒng)計(jì)特性。

1 TRNG芯片設(shè)計(jì)

TRNG設(shè)計(jì)原理如圖1所示，主要由2部分構(gòu)成：熵源和熵提取電路。

圖1 基于自治布爾網(wǎng)絡(luò)的TRNGFig.1 True random number generator based on Autonomous Boolean network

熵源是一個(gè)自治布爾網(wǎng)絡(luò)振蕩器，它由18個(gè)自治節(jié)點(diǎn)組成，其中0號(hào)節(jié)點(diǎn)是一個(gè)兩輸入異或非門(mén)(XNOR)，而1-17節(jié)點(diǎn)則分別為兩輸入異或門(mén)(XOR).振蕩器中每個(gè)節(jié)點(diǎn)的輸入均是來(lái)自于相鄰節(jié)點(diǎn)的輸出。

熵提取電路是一個(gè)同步布爾網(wǎng)絡(luò)，它由4個(gè)D觸發(fā)器和2個(gè)二輸入XOR門(mén)組合而成，其主要作用是：1) D觸發(fā)器在時(shí)鐘信號(hào)控制下對(duì)熵源(0，6，12節(jié)點(diǎn))輸出的混沌信號(hào)進(jìn)行采樣、量化，產(chǎn)生不可預(yù)測(cè)的“0”，“1”二進(jìn)制真隨機(jī)數(shù)序列；2) 利用2個(gè)XOR門(mén)組成的異或鏈電路消除真隨機(jī)數(shù)中存在的偏置(即“0”和“1”數(shù)量不相等的現(xiàn)象)，實(shí)現(xiàn)高質(zhì)量真隨機(jī)數(shù)的持續(xù)穩(wěn)定輸出。

在CMOS工藝下，TRNG中的邏輯器件(XOR和XNOR)可以通過(guò)多種電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)，常見(jiàn)方法有靜態(tài)電路實(shí)現(xiàn)、動(dòng)態(tài)電路實(shí)現(xiàn)、偽NMOS電路實(shí)現(xiàn)以及傳輸門(mén)電路實(shí)現(xiàn)。相比其他三種方式，傳輸門(mén)電路的顯著特點(diǎn)是只需要較少的晶體管就可以實(shí)現(xiàn)所需邏輯功能，有利于降低TRNG芯片的總體功耗；因此，本文使用傳輸門(mén)電路來(lái)構(gòu)建XOR門(mén)和XNOR門(mén)。設(shè)計(jì)過(guò)程如下：首先，選擇溝道寬度為0.35 μm的NMOS管和PMOS管，將2個(gè)MOS管的源極與漏極并聯(lián)以構(gòu)成傳輸門(mén)；其次，利用傳輸門(mén)分別構(gòu)成異或門(mén)和異或非門(mén)[11]。所設(shè)計(jì)的傳輸門(mén)和異或門(mén)結(jié)構(gòu)如圖2(a)，(b)所示，而異或非門(mén)是在異或門(mén)基礎(chǔ)上級(jí)聯(lián)一個(gè)非門(mén)實(shí)現(xiàn)。TRNG整體設(shè)計(jì)如圖2(c)所示，僅使用邏輯門(mén)、觸發(fā)器等數(shù)字器件組成，具有結(jié)構(gòu)簡(jiǎn)單、魯棒性強(qiáng)等優(yōu)點(diǎn)。

2 TRNG芯片仿真測(cè)試與隨機(jī)性分析

2.1 TRNG芯片仿真測(cè)試

使用Cadence軟件的Spectres工具對(duì)所設(shè)計(jì)的TRNG芯片進(jìn)行了仿真測(cè)試。芯片時(shí)鐘頻率設(shè)置為100 MHz，電源電壓3.3V ±10 %。自治布爾網(wǎng)絡(luò)(從0號(hào)節(jié)點(diǎn)輸出)產(chǎn)生的信號(hào)時(shí)序、頻譜如圖3(a)，(b)所示，信號(hào)呈現(xiàn)無(wú)規(guī)則連續(xù)振蕩，幅值約3 V左右，其頻譜為連續(xù)譜，-10 dB帶寬約780 MHz，具有超寬帶信號(hào)特性。進(jìn)一步分析了無(wú)規(guī)則振蕩信號(hào)的最大李雅普諾夫指數(shù)和自相關(guān)特性，如圖3(c)，(d)所示。最大李雅普諾夫指數(shù)具體計(jì)算步驟如下：

1) 采集一段20 μs的振蕩器輸出信號(hào)V(t)，并通過(guò)和閾值Vcc比較將其轉(zhuǎn)換成布爾變量x(t)∈{0,1}：當(dāng)V(t)Vcc/2時(shí)，x(t)=1；其中，Vcc為電源電壓；

2) 計(jì)算布爾距離函數(shù)d(s)：

圖2 (a) 傳輸門(mén)；(b) 異或門(mén)；(c) TRNGFig.2 (a) Transfer gate; (b) XOR gate and (c) TRNG

(2)

式中：⊕代表邏輯異或運(yùn)算，s∈[0,k*T0]為步長(zhǎng)，ta和tb為任意兩個(gè)時(shí)刻，對(duì)于給定的δ>0，T=T0，ta和tb的取值應(yīng)使d(0)<δ成立；

3) 計(jì)算〈lnd(s)〉，〈·〉代表取平均；

4) 計(jì)算最大李雅普諾夫指數(shù)λab=(lnd(s)-lnd(0))/s.

選取T0=10 ns，δ=0.01，振蕩器輸出信號(hào)的最大李雅普諾夫指數(shù)λab=0.47 ns-1，如圖3(d)所示；最大李雅普諾夫指數(shù)值為正，表明輸出振蕩信號(hào)為布爾混沌。其自相關(guān)曲線沒(méi)有明顯旁瓣，且半高全寬FWHM為0.68 ns，表明熵提取電路的速率還有進(jìn)一步提升空間。

TRNG產(chǎn)生的真隨機(jī)數(shù)序列如圖4(a)所示，其輸出碼型為非歸零碼(NRZ)，幅值約3 V，序列中的最小碼元寬度為10 ns，表示隨機(jī)數(shù)輸出速率達(dá)到了100 Mbps.隨機(jī)序列對(duì)應(yīng)二維點(diǎn)陣如圖4(b)所示，由500×500=250 000個(gè)黑白像素點(diǎn)構(gòu)成，其中白點(diǎn)和黑點(diǎn)分別對(duì)應(yīng)隨機(jī)序列中的“1” 碼和“0”碼，二維點(diǎn)陣圖中沒(méi)有明顯的結(jié)構(gòu)與花樣，表明隨機(jī)序列中“1” 碼和“0”碼具有良好的隨機(jī)分布。

2.2 TRNG隨機(jī)性分析

統(tǒng)計(jì)學(xué)測(cè)試是用于檢驗(yàn)隨機(jī)數(shù)質(zhì)量的常規(guī)手段，常用的測(cè)試標(biāo)準(zhǔn)有NIST測(cè)試[12]、DIEHARD測(cè)試[13]、AIS31測(cè)試[14]以及ENT測(cè)試[15]等。其中，ENT測(cè)試具有樣本需求量小的特點(diǎn)，常用于軟件仿真等隨機(jī)數(shù)生成效率較低的場(chǎng)合。仿真實(shí)驗(yàn)中，采集了TRNG芯片瞬態(tài)仿真產(chǎn)生的20 000 bit隨機(jī)數(shù)樣本，對(duì)其進(jìn)行了ENT 5項(xiàng)測(cè)試，檢測(cè)結(jié)果如表1所示，樣本測(cè)試值均接近理想值，表明所產(chǎn)生的真隨機(jī)數(shù)序列具有良好的隨機(jī)統(tǒng)計(jì)特性。

圖3 自治布爾網(wǎng)絡(luò)振蕩器Fig.3 Autonomous Boolean network oscillator

圖4 (a) 100 Mbps真隨機(jī)數(shù)；(b) 500×500隨機(jī)數(shù)二維點(diǎn)陣圖Fig.4 (a) Real-time output random bit sequence at 100 Mbps; (b) Lattice diagram of of random data

表1 ENT測(cè)試Table 1 ENT test

3 TRNG芯片版圖設(shè)計(jì)

TRNG芯片全部采用數(shù)字單元實(shí)現(xiàn)，使用Cadence的Virtuoso完成版圖實(shí)現(xiàn)。經(jīng)過(guò)反復(fù)仿真調(diào)試后，根據(jù)中芯國(guó)際0.35 μm CMOS工藝進(jìn)行了版圖設(shè)計(jì)，如圖5所示，其核心電路面積0.02 mm2(125 μm×163 μm)；目前，TRNG芯片正在中芯國(guó)際流片中。

圖5 TRNG芯片版圖Fig.5 TRNG chip layout

4 結(jié)論

本文采用SMIC 0.35 μm CMOS標(biāo)準(zhǔn)工藝，設(shè)計(jì)了一種以布爾混沌為熵源的真隨機(jī)數(shù)發(fā)生器芯片，并詳細(xì)分析了TRNG的熵源特性以及所產(chǎn)生真隨機(jī)數(shù)的統(tǒng)計(jì)特性。結(jié)果表明該TRNG芯片僅使用較少數(shù)量的數(shù)字邏輯器件即可實(shí)現(xiàn)高速率、高質(zhì)量的真隨機(jī)數(shù)產(chǎn)生，具有結(jié)構(gòu)簡(jiǎn)單、功耗低、魯棒性好等優(yōu)勢(shì)，可廣泛應(yīng)用于密碼系統(tǒng)、保密通信等領(lǐng)域的信息安全產(chǎn)品中。