潘曉軍，劉匯源，張宏廣，徐 鵬，洪志良

(復旦大學 專用集成電路與系統(tǒng)國家重點實驗室，上海 201203)

近年來，隨著移動應用多樣化，現(xiàn)代無線通訊系統(tǒng)所要求的數(shù)據(jù)傳輸率飛速增長，無線通訊信號的調(diào)制方式也變得越來越復雜[1].例如長期演進(Long Term Evolution, LTE)系統(tǒng)采用擁有高頻譜效率的調(diào)制方式，這導致調(diào)制信號的包絡不再是恒定的，并且隨著調(diào)制復雜度的提升，包絡信號的帶寬和峰值與平均功率比(Peak-to-Average Power Ratio, PAPR)也隨之增大.由于包絡信號的PAPR較大，射頻功率放大器(Radio Frequency Power Amplifier, RFPA)大多數(shù)時間工作在遠離峰值的中低功率輸出區(qū)域，造成RFPA系統(tǒng)效率隨著PAPR的增大而下降明顯.因此近年來提出了一些包括包絡跟蹤(Envelope Tracking, ET)等改善RFPA系統(tǒng)工作在功率回退區(qū)時效率的技術.包絡跟蹤電源調(diào)制器(Envelope Tracking Supply Modulator, ETSM)跟蹤輸入的包絡信號，并根據(jù)該包絡信號來調(diào)制功率放大器(Power Amplifier, PA)的供電電壓，使PA的供電電壓與輸入包絡信號成一定比例.由于ET技術可明顯提高RFPA系統(tǒng)的效率，包絡跟蹤電源調(diào)制器也成為無線通信領域的一個研究熱點[2-4].雖然在高輸出功率時，ETSM具有較高的效率，但在低輸出功率時，ETSM自身靜態(tài)功耗較大的導致其效率明顯下降.本文針對目前LTE包絡信號帶寬和PAPR不斷提升以及低輸出功率下時ETSM效率較低的問題，設計了一種高效率、寬帶雙模混合架構包絡跟蹤電源調(diào)制器.中高輸出功率時，該電源調(diào)制器工作在ET模式，而在低輸出功率時，它將切換至平均功率跟蹤(Average Power Tracking, APT)模式.通過工作模式轉換，來保證電源調(diào)制器在整個輸出功率范圍內(nèi)擁有較高的效率.

1 雙?；旌闲碗娫凑{(diào)制器系統(tǒng)的架構

本文設計的雙?；旌闲碗娫凑{(diào)制器的系統(tǒng)架構如圖1（@@@426頁）所示.該電源調(diào)制器由4個模塊組成: 線性放大器(Linear amplifier)、包絡跟蹤降壓型直流變換控制器(ET BUCK controller)、平均功率跟蹤降壓型直流變換控制器(APT BUCK controller)和一個共享的功率級.圖1下方的RFPA為外部負載，在本次設計中采用6.2Ω電阻和680pF電容并聯(lián)來等效.傳統(tǒng)的電源芯片設計中，每個直流-直流(DC-DC)變換器都各自有一個功率管.如果該電源芯片有多個DC-DC變換器，那也就需要相應數(shù)量的功率管，這樣的設計不僅增加了大量的版圖面積，而且每個功率管都需要一套片外無源器件，這也增加了成本開銷.在本次設計中，引入功率管共享概念，即包絡跟蹤和平均功率跟蹤DC-DC變換器兩者共用一套功率管，這樣做既減少了芯片面積，又減少了一個片外電感開銷.ET模式下，高效率的包絡跟蹤降壓型變換器(ET BUCK)提供在包絡信號中占主要部分的低頻能量，而低效率的線性放大器只需提供高頻能量.APT模式下，根據(jù)外部提供的7位參考電壓數(shù)字控制信號，平均功率跟蹤降壓型直流變換控制器生成相應的參考電壓和占空比信號，同時功率級中的多路復用器(Multiplexer)選通APT占空比信號以控制功率級產(chǎn)生所需輸出電平.

圖1 雙?；旌闲碗娫凑{(diào)制器架構Fig.1 Architecture of the proposed dual-mode hybrid supply modulator

2 雙?；旌闲碗娫凑{(diào)制器原理分析及電路實現(xiàn)

2.1 遲滯控制單元

圖2 包絡跟蹤模式電路框圖Fig.2 Block diagram of ET mode

當電源調(diào)制器處于包絡跟蹤模式時，線性放大器和包絡跟蹤降壓型直流變換器協(xié)同工作.包絡跟蹤模式電路框圖如圖2所示，ET BUCK采用遲滯控制模式，遲滯控制單元由跨阻放大器和遲滯比較器構成.線性放大器輸出級的電流由一個N∶1的電流鏡比例縮小后經(jīng)跨阻放大器轉變成電壓，橫跨在電阻R2兩端的遲滯比較器根據(jù)R2上電壓的極性生成功率級的占空比信號.采用跨阻放大器可促使V2和V1兩點的電壓相等，使M1和M3的源漏電壓相等，這樣可以提高比例電流的精度.遲滯控制模式下，鏡像電流的大小和方向決定了包絡跟蹤降壓變換器的工作狀態(tài): 當線性放大器對負載供電時，鏡像電流方向為從R1流向R2，R2的電壓極性為上正下負，則占空比信號為低電平，ET BUCK處于充電狀態(tài)，此時線性放大器和ET BUCK同時對負載供電.當ET BUCK提供的能量多于負載所需時，線性放大器停止對負載供電，且多余能量會通過線性放大器功率管M2泄放，此時鏡像電流方向從R2流向R1，R2的電壓極性為上負下正，占空比信號為高電平，ET BUCK處于放電狀態(tài).

文獻[5]中提到，采用遲滯控制方式的開關頻率可以表示為

(1)

其中:VDD為電源電壓；R2為鏡像電流采樣電阻；N為鏡像電流的比例系數(shù)；Vh是比較器的遲滯電壓門限.包絡跟蹤電源調(diào)制器的效率與開關頻率相關.一方面，如果開關頻率過低，包絡跟蹤降壓型變換器的效率可提高，但低效率的線性放大器需要提供更多的低頻能量，這反而導致系統(tǒng)效率下降；另一方面，如果開關頻率提高過多，雖然效率較高的包絡跟蹤降壓型變換器也可分擔部分高頻能量的供給，但其自身的開關損耗和導通損耗會增加很多，導致系統(tǒng)效率的降低.因此，需要仔細調(diào)整開關頻率.本設計中，針對40MHz的包絡信號，開關頻率優(yōu)化在18MHz左右.

2.2 電源調(diào)制器的輸出噪聲

圖3 ETSM輸出噪聲分析的簡化開環(huán)模型Fig.3 Simplified open-loop model for output noise analysis of ETSM

如圖3所示，熱噪聲(Thermal noise)和開關噪聲(Switching noise)是電源調(diào)制器噪聲的主要來源，其中起主要作用的是來自包絡跟蹤降壓型直流變換器的開關噪聲.Zind是電感的感抗，等效輸出阻抗Zout是負載電容容抗(1/sCL)和線性放大器輸出阻抗(ZLA)的并聯(lián).要減小開關噪聲，就需要較大的電感和較小的線性放大器等效輸出阻抗.ZLA的表達式可以寫為

(2)

因此可以通過提高線性放大器的環(huán)路帶寬A(s)β或減小線性放大器開環(huán)時的輸出阻抗來降低等效輸出阻抗Zout.另外在選取電感值時可以在保證電源調(diào)制器效率前提下取大一些，可以增大電感的等效阻抗.

2.3 功率管尺寸調(diào)整技術

傳統(tǒng)設計中，功率管的尺寸優(yōu)化在大輸出功率區(qū)域，并且一旦確定就不能改變，但當輸出功率降低，電源調(diào)制器由于較大的開關損耗，導致效率明顯降低.為了提高在整個輸出功率范圍內(nèi)的轉換效率，本次設計引入功率管尺寸調(diào)整技術.首先根據(jù)最大輸出功率優(yōu)化功率管的尺寸.功率管的損耗主要來源于導通損耗和開關損耗.功率管的導通損耗可以表示為式(3)和(4):

(3)

(4)

其中:Ron0,PMOS和Ron0,NMOS為PMOS和NMOS功率管單位溝道寬度的導通電阻；Irms,PMOS和Irms，NMOS為流過PMOS和NMOS功率管的電流；WPMOS和WNMOS為PMOS和NMOS功率管的溝道寬度.功率管的開關損耗可以表示為式(5)和(6):

(5)

(6)

其中：Cg0，PMOS和Cg0，NMOS為PMOS和NMOS功率管單位溝道寬度的柵極電容值；fsw為功率管的平均開關頻率.由此功率管的總損耗可以表示為式(7)和(8):

(7)

(8)

利用MATLAB計算式(7)和(8)就可以得到PMOS和NMOS功率管的最優(yōu)尺寸，如圖4(a)和(b)所示.可得PMOS功率管的溝道寬度為30000μm，NMOS功率管的溝道寬度為12000μm.然后將整個功率管分為8等份，根據(jù)輸出功率大小不同，使能不同份數(shù)的功率管，這樣可以動態(tài)調(diào)整功率管的開關和導通損耗，改善轉換效率.圖5(a)為功率管分段示意，SP和SN為功率管的使能信號.圖5(b)為輸入40MHz包絡信號時，不同尺寸功率管效率的仿真示意圖.最上側黑色較粗曲線為功率管尺寸根據(jù)不同輸出功率進行優(yōu)化后的效率仿真曲線，它下側的8條細曲線分別為采用1～8段功率管時的效率仿真曲線.由仿真可知，在中低功率輸出范圍內(nèi)，通過使用功率管尺寸調(diào)整，電源調(diào)制器的效率能提升3%～5%.

圖4 功率管功率損耗與尺寸的關系Fig.4 The relationship between power loss and size of power transistor

圖5 功率管調(diào)整技術的示意及效率仿真Fig.5 Schematic and simulation for efficiency of segmented power transistor

2.4 平均功率跟蹤降壓變換控制器

當所需輸出功率低于18dBm時，若再繼續(xù)采用包絡跟蹤模式，由于ETSM本身的靜態(tài)功耗較大，導致系統(tǒng)效率下降明顯.此時，電源調(diào)制器切換至平均功率跟蹤模式，2種模式的切換需通過外部的控制信號實現(xiàn).如圖6所示，射頻信號可以表示為一個個不同的時隙(Timeslot)，不同時隙的信號擁有不同的峰值電壓，相鄰時隙間的轉換時間為10～20μs.因此，平均功率跟蹤降壓變換器最低輸出電平和最高輸出電平之間的切換時間要小于20μs，這是設計時的一個難點.傳統(tǒng)的電壓控制模式的響應速度較慢，而電流控制模式結構又比較復雜，而基于紋波的控制模式根據(jù)輸出端電平的變化直接控制功率管，具有瞬態(tài)響應快的特性，所以本次設計采用基于紋波的固定導通時間控制模式.

平均功率跟蹤降壓變換控制器的電路框圖如圖7所示.傳統(tǒng)電路中，當參考電壓改變時，參考電壓會迅速由當前值切換到下一個值，這就造成了電感電流的突然增大，這對功率管的安全性造成很大威脅.另外，參考電壓突變還會導致輸出電壓過沖或下沖的情況，惡化了輸出電平的轉換時間.為了進一步減小輸出電平的轉換時間，本設計提出“參考電壓軟切換”的技術，即參考電壓由突變改為緩變，它會在預定時間內(nèi)逐漸變化到所需的值.這樣做可以基本消除輸出電平轉換時的過沖，縮短了轉換時間.該技術由參考電壓產(chǎn)生器實現(xiàn)，它左側的7位控制信號為外部給入的參考電壓數(shù)字信號.左下側為5MHz時鐘模塊，它使參考電壓產(chǎn)生模塊輸出的參考電壓每一時鐘周期改變16mV，直至到達所需的參考電壓值.時鐘模塊的兩位控制信號用來調(diào)節(jié)該模塊內(nèi)部的電容陣列，使得在不同工藝角下的時鐘頻率穩(wěn)定.控制級主要由遲滯比較器、RS觸發(fā)器和導通時間控制器組成.比較器比較輸出端采樣電壓和參考電壓的差異，如果采樣電壓低于參考電壓，比較器輸出為低電平，RS觸發(fā)器輸出置0，占空比信號為低電平，降壓變換器處于充電狀態(tài).同時，觸發(fā)器的低電平會觸發(fā)導通時間控制器進行計時，經(jīng)過所設定的導通時間后，會將RS觸發(fā)器置1，而RS觸發(fā)器的高電平也會重置導通時間控制器，此時占空比信號變?yōu)楦唠娖剑祲鹤儞Q器處于放電狀態(tài).不斷重復上述過程，使輸出電壓保持穩(wěn)定.控制級的3位控制信號是導通時間校準信號，以保證在不同工藝角情況下導通時間的精確性.右下側的2個模塊分別為等效串聯(lián)電阻(Equivalent Series Resistance, ESR)紋波補償模塊和非連續(xù)導通模式(Discontinuous Conduction Mode, DCM)控制模塊.由于外接電容上的等效串聯(lián)電阻RESR是一個不可控量，所以設計了ESR紋波補償模塊用來提高系統(tǒng)在不同情況下工作的穩(wěn)定性.DCM控制模塊是考慮功放有可能進入待機模式，此時的功耗較低，進入DCM模式可以減小電源轉換器的待機功耗.

圖6 平均功率跟蹤模式輸出電平示意Fig.6 Diagram of APT output voltage waveform

圖7 平均功率跟蹤降壓變換控制器框圖Fig.7 Block diagram of APT BUCK controller

2.5 線性放大器

對40MHz包絡信號做傅里葉變換可以發(fā)現(xiàn)，仍有相當部分能量分布在100MHz以外，因此為了減少輸出失真，需要確保線性放大器的帶寬為輸入信號帶寬的4～6倍.線性放大器的主體電路圖如圖8所示，由于輸入信號的擺幅較大，所以輸入級采用軌至軌的結構.放大級為折疊共源共柵型可提供較高的直流增益，以提高放大器的精度.輸出級采用Class-AB結構，這樣做的優(yōu)點有3方面: 其一，靜態(tài)時功率管處于微導通狀態(tài)，靜態(tài)功耗較??；其二，功率管可以擁有較大的輸出擺幅，這樣放大器的輸出可以較好跟隨輸入信號；其三，Class-AB型的偏置方式可以使功率管擁有較大的電流輸出能力.C1和C2為補償電容，不同于一般跨接在第1級和第2級輸出端之間的接法，這種接法的好處是在相同的靜態(tài)功耗下，可以獲得比傳統(tǒng)米勒補償更大的帶寬.

圖8 線性放大器的主體電路圖Fig.8 The core schematic of linear amplifier

3 芯片實現(xiàn)及測試結果

圖9 芯片照片F(xiàn)ig.9 Chip photomicrograph

此次設計的雙模混合型電源調(diào)制器采用TSMC的65nm工藝實現(xiàn)，芯片面積為1.0mm×1.0mm，圖9為芯片照片.片外電感和電容分別為3.3μH和4.7μF，6.2Ω電阻和680pF電容并聯(lián)作為等效RFPA模型，用來測試該電源調(diào)制器的性能.

測試時，采用了2種不同頻率的LTE包絡信號： 一種是40MHz的包絡信號，其峰值平均功率比為7.9dB；另一種是20MHz的包絡信號，其峰值平均功率比為6.4dB.圖10為采用40MHz包絡信號輸入時，包絡跟蹤模式的測試結果圖.上方波形為輸出電平，下方波形為輸入包絡信號，可發(fā)現(xiàn)輸出電平能較好地跟隨輸入信號.為了評估包絡跟蹤模式的跟蹤性能，需要量化輸入和輸出之間的誤差.輸入包絡信號和輸出電壓之間的失真率由下式給出:

(9)

根據(jù)式(9)計算得到上述測試情況下的失真率小于0.5%.這表明電源調(diào)制器具有良好的包絡跟蹤能力.圖11給出了包絡跟蹤模式下，電源調(diào)制器轉換效率與輸出功率之間的關系曲線.當輸入為20MHz包絡信號時，最大轉換效率可達81%；當輸入為40MHz包絡信號時，最大轉換效率也可達78%.如果只采用線性放大器供電，也可以完成包絡跟蹤，但其效率在輸入40MHz的LTE包絡信號時只有不到50%；而只采用降壓型直流變換器供電，雖其自身轉換效率可達85%以上，但其無法跟蹤包絡信號，造成供電電壓和PA所需電壓之間的裕量較大，因此為PA供電的效率較低.而線性放大器-降壓型變換器混合架構輸出(即為包絡電壓的供電)電壓和PA所需電壓之間的裕量很小，轉換效率基本可以認為是為PA供電的效率.因此這種混合型架構提高了電源調(diào)制器的供電效率.

圖10 40MHz包絡輸出信號的測試結果Fig.10 Test result for 40MHz LTE output signal

圖11 包絡跟蹤模式的測試效率Fig.11 Measured efficiency of chip at ET mode

圖12(a)為平均功率跟蹤模式下輸出電平連續(xù)跳變測試，上方波形為輸出電平，下方波形為7位參考電壓控制信號的最高位INREF_APT〈6〉，改變該位信號，輸出電平的改變量為1V.圖12(b)和(c)為平均功率跟蹤模式時輸出電平從低到高跳變和從高到低跳變的測試結果.由測試得到輸出電平從低到高和從高到低的跳變時間分別為12.6μs和12.7μs.該轉換時間低于4G射頻信號相鄰時隙轉換時間，可以滿足平均功率跟蹤模式的使用要求.

圖12 芯片平均跟蹤模式輸出電壓跳變測試(0.8～1.8V)Fig.12 Output voltage transition at APT mode of chip (0.8—1.8V)

圖13 ET和APT模式的電源功耗Fig.13 Supply power consumption of ET and APT

圖13為電源調(diào)制器2種模式供電時所消耗能量的比較圖.設某時隙包絡信號的峰值電壓為Vpeak，若采用APT模式供電，需輸出的電壓為Vpeak，此時電源調(diào)制器消耗的功率為PAPT；若采用ET模式供電，則電源調(diào)制器消耗的功率為PET.由圖可得當包絡信號的功率小于180mW時，采用APT模式供電消耗更少能量，因此雙?；旌霞軜嫺纳屏藗鹘y(tǒng)包絡跟蹤電源調(diào)制器在低輸出功率時的效率偏低的問題.

4 結 語

本文介紹了一種雙?；旌闲碗娫凑{(diào)制器，采用TSMC工藝65nm進行電路設計和測試.該電源調(diào)制器通過共享功率管技術，節(jié)省了20%的版圖面積，另外還減少了一個片外電感.在包絡跟蹤模式下，通過功率管尺寸調(diào)整技術，中低輸出功率時的轉換效率得到了改善.當輸入40MHz包絡信號，輸出功率為500mW時，最大轉換效率可達78%.在平均功率跟蹤模式下，通過“參考電壓軟切換”技術，使輸出電平在跳變時的過沖或下沖大大減小，最終跳變轉換時間低于13μs，能夠滿足4G射頻信號相鄰時隙切換時間的要求.本設計的電源調(diào)制器與文獻[1，3-4]電源調(diào)制器的性能參數(shù)進行對比如表1所示.文獻[3]采用的是快-慢開關電源加線性放大器的混合架構，這樣線性放大器要提供的功率下降，整體效率得以提升，但這種架構需要兩個片外電感，大大增加了PCB面積和硬件開銷.文獻[4]是單電感雙輸出架構，電感分兩階段工作: 參與包絡跟蹤和為線性放大器的儲能電容充電.當電感給線性放大器儲能電感充電時，不能參與包絡跟蹤，所以此時都要線性放大器進行包絡跟蹤輸出，導致這階段效率很低.在1W左右的輸出功率時，其效率只有62%，明顯低于其他文獻同功率時的效率.本文提出的電源調(diào)制器在效率和外部硬件開銷之間進行了折衷，并具有跟蹤40MHz包絡信號的能力.對比結果表明本文設計的電源調(diào)制器可以調(diào)制頻率更高的LTE包絡信號并保持較高的轉換效率，同時在較低的電源電壓下也可以獲得較大的輸出功率.另外本設計還具備平均功率跟蹤模式，可以滿足更多的應用場景.

表1 電源調(diào)制器性能對比